基于碳纳米管的三端记忆晶体管及其制备方法和使用方法技术

本发明专利技术提供一种基于碳纳米管的三端记忆晶体管及其制备方法和使用方法，包括衬底，衬底上设置有半导体沟道，半导体沟道上设置有源电极和漏电极，在源电极和漏电极上及半导体沟道位于源电极和漏电极之间的区域设置有电介质层，电介质层上设置有栅电极；源电极远离半导体沟道的一侧面及漏电极远离半导体沟道的一侧面全部被电介质层覆盖，所述源电极和漏电极通过半导体沟道相连接；所述半导体沟道的材料为半导体型碳纳米管。本发明专利技术可以通过不同方式模拟异突触可塑性。式模拟异突触可塑性。

【技术实现步骤摘要】
基于碳纳米管的三端记忆晶体管及其制备方法和使用方法


[0001]本专利技术涉及仿生突触器件
，具体涉及一种基于碳纳米管的三端记忆晶体管及其制备方法和使用方法。

技术介绍

[0002]人脑在处理复杂任务和非结构化信息如感知、分类、模式识别等方面优于传统计算机，具有优越的性能和超低的功耗。因此，近年来，脑启发的神经形态计算发展迅速。神经元、突触和神经系统在大脑功能中起着重要作用。因此，用人工神经元和突触来模拟生物神经元系统的元素是人工神经网络和神经形态计算的硬件实现的主要内容。
[0003]近年来，已有许多针对使用两端、三端或多端的单个器件来模拟突触功能的研究。在两端突触器件中同时进行信息传输和自学习是一项具有挑战性的任务。然而，这两种功能以及协同控制很容易在三端/多端突触晶体管中同时实现。因此，基于突触晶体管可以开发出健壮的人工神经元网络。
[0004]生物学研究表明，人脑中突触的连接强度不仅受前后神经元的调节，周围的神经元也会对其产生影响，即异突触可塑性。然而，在以往的工作中，为了模拟突触功能，电激励的输入仅限于器件的一个特定端口(如突触晶体管的栅极或记忆晶体管的漏极)，并且操作电压相对较高，不能实现异突触可塑性这种复杂的突触特性。因此开发出具有可以模拟异突触可塑性的电子器件有利于更加真实地模拟生物突触可塑性，进而推动神经形态计算的发展。

技术实现思路

[0005]本专利技术的目的在于提供一种基于碳纳米管的三端记忆晶体管及其制备方法和使用方法，可以模拟异突触可塑性。
[0006]本专利技术通过以下技术方案实现：
[0007]本专利技术的基于碳纳米管的三端记忆晶体管，包括衬底，衬底上设置有半导体沟道，半导体沟道上设置有源电极和漏电极，在源电极和漏电极上及半导体沟道位于源电极和漏电极之间的区域设置有电介质层，电介质层上设置有栅电极；源电极远离半导体沟道的一侧面及漏电极远离半导体沟道的一侧面全部被电介质层覆盖，所述源电极和漏电极通过半导体沟道相连接；所述半导体沟道的材料为半导体型碳纳米管。
[0008]进一步地，所述电介质层的材料为具有忆阻特性的高k金属氧化物，包括但不限于氧化铪、氧化铝或钨氧化物等。
[0009]进一步地，所述源电极、漏电极和栅电极的材料可以是各种金属，例如Ti、Au、Pt等。
[0010]进一步地，所述三端记忆晶体管结构为顶栅结构。
[0011]进一步地，所述三端记忆晶体管可同时具备忆阻特性和场效应晶体管特性。
[0012]进一步地，所述的基于碳纳米管的三端记忆晶体管的制备方法包括以下步骤：
[0013]S1、提供衬底，并对衬底进行标准清洗；
[0014]S2、在S1得到的衬底上形成半导体沟道；
[0015]S3、在S2得到的衬底上显影出源电极和漏电极图案，将电极金属材料沉积在源电极和漏电极图案上，lift
‑
off形成源电极和漏电极；
[0016]S4、在S3得到的衬底上沉积电介质层；
[0017]S5、在S4得到的电介质层上显影出栅电极图案，将电极金属材料沉积在栅电极图案上，lift
‑
off形成栅电极，得到所述基于碳纳米管的三端记忆晶体管。
[0018]进一步地，S3、S5中采用光刻的方式在衬底上显影出对应的图案。
[0019]进一步地，S3、S5中采用蒸镀、激光脉冲或原子层沉积的方法进行电极金属材料的沉积。
[0020]进一步地，S2所述半导体沟道的制备方法如下：
[0021]a1、通过O2反应离子刻蚀对S1得到的衬底进行亲水化处理；
[0022]a2、将所述衬底放入含有3
‑
氨丙基三乙氧基硅烷(APTES)的溶液中浸泡30min，形成自组装单分子层；
[0023]a3、将a2得到的带有APTES自组装单分子层的衬底放入预先分散好的半导体型碳纳米管溶液中；
[0024]a4、浸泡一段时间后取出所述衬底，用大量去离子水冲洗，用氮气枪吹干，在所述衬底得到碳纳米管薄膜；
[0025]a5、对所述碳纳米管薄膜进行光刻和等离子体刻蚀，得到所述半导体沟道。
[0026]与现有技术相比，本专利技术具有如下的有益效果：
[0027]本专利技术提供的基于碳纳米管的三端记忆晶体管，采用具有忆阻特性的高k金属氧化物作为场效应晶体管的栅电介质层材料，可以降低器件的操作电压，且源电极远离半导体沟道的一侧面及漏电极远离半导体沟道的一侧面全部被电介质层覆盖，因此栅电极和漏电极都可以作为脉冲信号的输入端口，通过不同方式模拟生物突触的异突触可塑性；多输入端口可以模拟异突触可塑性，有利于实现器件的多维度调控，为设计复杂神经形态电路提供了更大的灵活性。本专利技术结构设置，介质层纵向可作为常见的氧化物介质，横向可作为忆阻介质层，同时具有忆阻特性和场效应晶体管特性，这样可以用两种方式实现突触特性。碳纳米管是具有特殊电学性质的准一维材料，其超薄的体厚度(1
‑
2nm)和大的比表面积使其对周围电荷极其敏感，捕获电荷可以有效地调制碳纳米管通道的电导，并且捕获电荷的保持时间是可调的。在栅电极施加电压脉冲期间，碳纳米管(Carbon Nanotube，CNT)的导电性可以随着附近缺陷的电荷状态的变化而发生显著的变化。在漏电极施加电压脉冲期间，利用栅电介质层的忆阻特性实现双极模拟电阻开关行为。其中通过经由漏电极电压脉冲(即，非易失性操作)触点附近的阻性开关来控制电阻状态，而在读取(即，易失性操作)期间，沟道导电性可以进一步由栅电极偏置来调制。两种方式都可以模拟异突触可塑性，很好的实现学习与记忆功能的模拟。得到的记忆晶体管在实现高能效神经形态应用方面有很大潜力。
[0028]本专利技术基于碳纳米管的三端记忆晶体管的制备方法，该工艺流程操作简单，与CMOS工艺兼容，对提高器件集成度可起到关键作用。
[0029]进一步的，对衬底进行亲水性处理可去除衬底表面的微量污染物，消除APTES吸附
过程的不确定因素，提高所沉积碳纳米管薄膜的均匀性和可靠性。
[0030]进一步的，用含有APTES的溶液浸泡干净的衬底，APTES会与衬底表面的羟基缩聚吸附到衬底表面，形成一层自组装单分子层，其末端的氨基可吸附溶液中无规则运动的碳纳米管并固定住，从而在衬底表面形成碳纳米管薄膜。
[0031]本专利技术的基于碳纳米管的三端记忆晶体管，栅电极和漏电极都可以作为脉冲信号的输入端口，可以采用两种方法进行异突触可塑性的模拟，扩大了使用范围。
附图说明
[0032]图1为基于碳纳米管的三端记忆晶体管的结构示意图；
[0033]图2为形成基于碳纳米管的三端记忆晶体管的流程图；
[0034]图3为溶液法沉积碳纳米管的流程图；
[0035]图4为形成碳纳米管沟道的流程图。
[0036]图中各标号代表如下：
[0037]1、衬底；2、半导体沟道；3、源电极；4、漏电极；5、电介质层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于碳纳米管的三端记忆晶体管，其特征在于，包括衬底(1)，衬底(1)上设置有半导体沟道(2)，半导体沟道(2)上设置有源电极(3)和漏电极(4)，在源电极(3)和漏电极(4)上及半导体沟道(2)位于源电极(3)和漏电极(4)之间的区域设置有电介质层(5)，电介质层(5)上设置有栅电极(6)；源电极(3)远离半导体沟道(2)的一侧面及漏电极(4)远离半导体沟道(2)的一侧面全部被电介质层(5)覆盖；所述半导体沟道(2)的材料为半导体型碳纳米管，所述电介质层(5)的材料为高k金属氧化物。2.根据权利要求1所述的基于碳纳米管的三端记忆晶体管，其特征在于，所述电介质层(5)的材料为氧化铪、氧化铝或钨氧化物。3.根据权利要求1所述的基于碳纳米管的三端记忆晶体管，其特征在于，所述源电极(3)、漏电极(4)和栅电极(6)的材料各自独立的为Ti、Au或Pt。4.权利要求1
‑
3任一项所述的基于碳纳米管的三端记忆晶体管的制备方法，其特征在于，包括：S1、在衬底上形成半导体沟道；S2、在半导体沟道上沉积电极金属材料形成源电极和漏电极；S3、在源电极和漏电极及半导体沟道位于源电极和漏电极之间的区域沉积电介质层；S4、在电介质层上沉积电极金属材料形成栅电极，得到所述基于碳纳米管的三端记忆晶体管。5.根据权利要求4所述的基于碳纳米管的三端记忆晶体管的制备方法，其特征在于，S1具体包括：a1、通过O2反应离...

【专利技术属性】
技术研发人员：张国和，宫晨蓉，刘佳，俞宙，陈琳，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：