带刹车功能的死区可配置互补输出电路制造技术

本发明专利技术公开了一种带刹车功能的死区可配置互补输出电路，包括：前后死区分频计数器、前后死区计数器、前死区插入输出逻辑电路、前刹车状态信号产生逻辑电路、前刹车和前死区插入控制输出逻辑电路、后死区插入输出逻辑电路、后刹车状态信号产生逻辑电路以及后刹车和后死区插入控制输出逻辑电路。本发明专利技术的带刹车功能的死区可配置互补输出电路，通过可作为需要互补输出并且具有死区可编程、死区时间可配置、死区时钟可分频配置、前后死区都可编程配置的特性。置的特性。置的特性。

【技术实现步骤摘要】
带刹车功能的死区可配置互补输出电路


[0001]本专利技术是关于集成电路领域，特别是关于一种带刹车功能的死区可配置互补输出电路。

技术介绍

[0002]随着SOC/MCU集成技术的发展，MCU产品应用以及控制驱动马达普及程度也越来越广，目前马达驱动控制电路控制功能仍不完善，无法满足用户特定需求，另外，马达驱动控制电路还无法集成于MCU或SOC中，从而导致控制电路占用面积过大，通用性低、功耗高以及成本高。
[0003]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0004]本专利技术的目的在于提供一种带刹车功能的死区可配置互补输出电路，其能够达到节约面积、通用性强、低功耗、低成本等需求。
[0005]为实现上述目的，本专利技术的实施例提供了一种带刹车功能的死区可配置互补输出电路，包括：前死区分频计数器、前死区计数器、前死区插入输出逻辑电路、前刹车状态信号产生逻辑电路、前刹车和前死区插入控制输出逻辑电路、后死区分频计数器、后死区计数器、后死区插入输出逻辑电路、后刹车状态信号产生逻辑电路以及后刹车和后死区插入控制输出逻辑电路。
[0006]前死区分频计数器基于时钟信号产生前死区分频计数信号，并基于前死区分频计数信号产生前死区时钟信号；前死区计数器基于PWM波参考信号的上升沿和前死区时钟信号进行前死区周期计数而输出前死区计数信号；前死区插入输出逻辑电路基于前死区计数信号在PWM波参考信号内插入前死区时间而输出前死区插入输出信号；前刹车状态信号产生逻辑电路用于基于前刹车寄存器配置的控制位产生前刹车状态信号；前刹车和前死区插入控制输出逻辑电路用于基于前刹车状态信号和前刹车寄存器配置的控制位输出前刹车和前死区插入控制输出信号；后死区分频计数器基于时钟信号产生后死区分频计数信号，并基于后死区分频计数信号产生后死区时钟信号；后死区计数器基于PWM波参考信号的下降沿和后死区时钟信号进行后死区周期计数而输出后死区计数信号；后死区插入输出逻辑电路基于后死区计数信号在PWM波参考信号内插入后死区时间而输出后死区插入输出信号；后刹车状态信号产生逻辑电路用于基于后刹车寄存器配置的控制位产生后刹车状态信号；后刹车和后死区插入控制输出逻辑电路用于基于后刹车状态信号和后刹车寄存器配置的控制位输出后刹车和后死区插入控制输出信号。
[0007]在本专利技术的一个或多个实施例中，所述前刹车状态信号产生逻辑电路包括第一非门、第一与门、第二非门、第二与门、第一或门、第三非门、第一或非门和第一D触发器；所述第一非门的输入端与控制位ccie相连，所述第一与门的第一输入端与控制位
moe相连，所述第一与门的第二输入端与控制位ossr相连，所述第一与门的第三输入端与控制位ccine相连，所述第一与门的第四输入端与第一非门的输出端相连，所述第二非门的输入端与控制位moe相连，所述第二与门的第一输入端与第二非门的输出端相连，所述第二与门的第二输入端与控制位ossi相连，所述第一或门的第一输入端与第一与门的输出端以及前刹车和前死区插入控制输出逻辑电路相连，所述第一或门的第二输入端与第二与门的输出端以及前刹车和前死区插入控制输出逻辑电路相连；所述第三非门的输入端与前死区使能信号产生逻辑电路相连以接收前死区使能信号，所述第一或非门的第一输入端用于接收复位信号，所述第一或非门的第二输入端与第三非门的输出端相连，所述第一D触发器D1的D端与第一或门的输出端、前死区使能信号产生逻辑电路以及前死区复位信号产生逻辑电路相连，所述第一D触发器的时钟信号端用于接收PWM波参考信号，所述第一D触发器的CLR端与第一或非门的输出端相连，所述第一D触发器的Q端与前死区复位信号产生逻辑电路以及前刹车和前死区插入控制输出逻辑电路相连；和/或所述后刹车状态信号产生逻辑电路包括第十三非门、第十二与门、第十四非门、第十三与门、第五或门、第十五非门、第十六非门、第二或非门和第二D触发器；所述第十三非门的输入端与控制位ccine相连，所述第十二与门的第一输入端与控制位moe相连，所述第十二与门的第二输入端与控制位ossr相连，所述第十二与门的第三输入端与控制位ccie相连，所述第十二与门的第四输入端与第十三非门的输出端相连，所述第十四非门的输入端与控制位moe相连，所述第十三与门的第一输入端与第十四非门的输出端相连，所述第十三与门的第二输入端与控制位ossi相连，所述第五或门的第一输入端与第十三非门的输出端以及后刹车和后死区插入控制输出逻辑电路相连，所述第五或门的第二输入端与第十三与门的输出端以及后刹车和后死区插入控制输出逻辑电路相连；所述第十六非门的输入端与后死区使能信号产生逻辑电路相连以接收后死区使能信号，所述第二或非门的第一输入端用于接收复位信号，所述第二或非门的第二输入端与第十六非门的输出端相连，所述第二D触发器的D端与第五或门的输出端、后死区使能信号产生逻辑电路以及后死区复位信号产生逻辑电路相连，所述第二D触发器的时钟信号端与第十五非门的输出端相连，所述第十五非门的输入端用于接收PWM波参考信号，所述第二D触发器的CLR端与第二或非门的输出端相连，所述第二D触发器的Q端与后死区复位信号产生逻辑电路以及后刹车和后死区插入控制输出逻辑电路相连。
[0008]在本专利技术的一个或多个实施例中，所述互补输出电路还包括前死区使能信号产生逻辑电路和/或后死区使能信号产生逻辑电路，所述前死区使能信号产生逻辑电路用于基于前刹车状态信号输出前死区使能信号以控制前刹车和前死区插入控制输出逻辑电路的使能，所述后死区使能信号产生逻辑电路用于基于后刹车状态信号输出后死区使能信号以控制后刹车和后死区插入控制输出逻辑电路的使能；所述前死区使能信号产生逻辑电路包括第三与门和第二或门，所述第三与门的第一输入端与控制位moe相连，所述第三与门的第二输入端与控制位ccie相连，所述第二或门的第一输入端与前刹车状态信号产生逻辑电路相连，所述第二或门的第二输入端与第三与门的输出端相连，所述第二或门的输出端与前刹车状态信号产生逻辑电路和前死区复位信号产生逻辑电路相连；
所述后死区使能信号产生逻辑电路包括第十四与门和第六或门，所述第十四与门的第一输入端与控制位moe相连，所述第十四与门的第二输入端与控制位ccine相连，所述第六或门的第一输入端与后刹车状态信号产生逻辑电路相连，所述第六或门的第二输入端与第十四与门的输出端相连，所述第六或门的输出端与后刹车状态信号产生逻辑电路和后死区复位信号产生逻辑电路相连。
[0009]在本专利技术的一个或多个实施例中，所述互补输出电路包括前死区复位信号产生逻辑电路和/或后死区复位信号产生逻辑电路，所述前死区复位信号产生逻辑电路用于产生前复位信号以对前死区分频计数器和前死区计数器进行异步复位清零，所述后死区复位信号产生逻辑电路用于产生后复位信号以对后死区分频计数器和后死区计数器进行异步复位清零；所述前死区复位信号产生逻辑电路包括第四非门、第五非门、第六非门、第七非门、第四与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带刹车功能的死区可配置互补输出电路，其特征在于，包括：前死区分频计数器，基于时钟信号产生前死区分频计数信号，并基于前死区分频计数信号产生前死区时钟信号；前死区计数器，基于PWM波参考信号的上升沿和前死区时钟信号进行前死区周期计数而输出前死区计数信号；前死区插入输出逻辑电路，基于前死区计数信号在PWM波参考信号内插入前死区时间而输出前死区插入输出信号；前刹车状态信号产生逻辑电路，用于基于前刹车寄存器配置的控制位产生前刹车状态信号；前刹车和前死区插入控制输出逻辑电路，用于基于前刹车状态信号和前刹车寄存器配置的控制位输出前刹车和前死区插入控制输出信号；后死区分频计数器，基于时钟信号产生后死区分频计数信号，并基于后死区分频计数信号产生后死区时钟信号；后死区计数器，基于PWM波参考信号的下降沿和后死区时钟信号进行后死区周期计数而输出后死区计数信号；后死区插入输出逻辑电路，基于后死区计数信号在PWM波参考信号内插入后死区时间而输出后死区插入输出信号；后刹车状态信号产生逻辑电路，用于基于后刹车寄存器配置的控制位产生后刹车状态信号；以及后刹车和后死区插入控制输出逻辑电路，用于基于后刹车状态信号和后刹车寄存器配置的控制位输出后刹车和后死区插入控制输出信号。2.如权利要求1所述的带刹车功能的死区可配置互补输出电路，其特征在于，所述前刹车状态信号产生逻辑电路包括第一非门、第一与门、第二非门、第二与门、第一或门、第三非门、第一或非门和第一D触发器；所述第一非门的输入端与控制位ccie相连，所述第一与门的第一输入端与控制位moe相连，所述第一与门的第二输入端与控制位ossr相连，所述第一与门的第三输入端与控制位ccine相连，所述第一与门的第四输入端与第一非门的输出端相连，所述第二非门的输入端与控制位moe相连，所述第二与门的第一输入端与第二非门的输出端相连，所述第二与门的第二输入端与控制位ossi相连，所述第一或门的第一输入端与第一与门的输出端以及前刹车和前死区插入控制输出逻辑电路相连，所述第一或门的第二输入端与第二与门的输出端以及前刹车和前死区插入控制输出逻辑电路相连；所述第三非门的输入端与前死区使能信号产生逻辑电路相连以接收前死区使能信号，所述第一或非门的第一输入端用于接收复位信号，所述第一或非门的第二输入端与第三非门的输出端相连，所述第一D触发器D1的D端与第一或门的输出端、前死区使能信号产生逻辑电路以及前死区复位信号产生逻辑电路相连，所述第一D触发器的时钟信号端用于接收PWM波参考信号，所述第一D触发器的CLR端与第一或非门的输出端相连，所述第一D触发器的Q端与前死区复位信号产生逻辑电路以及前刹车和前死区插入控制输出逻辑电路相连；和/或所述后刹车状态信号产生逻辑电路包括第十三非门、第十二与门、第十四非门、第十三
与门、第五或门、第十五非门、第十六非门、第二或非门和第二D触发器；所述第十三非门的输入端与控制位ccine相连，所述第十二与门的第一输入端与控制位moe相连，所述第十二与门的第二输入端与控制位ossr相连，所述第十二与门的第三输入端与控制位ccie相连，所述第十二与门的第四输入端与第十三非门的输出端相连，所述第十四非门的输入端与控制位moe相连，所述第十三与门的第一输入端与第十四非门的输出端相连，所述第十三与门的第二输入端与控制位ossi相连，所述第五或门的第一输入端与第十三非门的输出端以及后刹车和后死区插入控制输出逻辑电路相连，所述第五或门的第二输入端与第十三与门的输出端以及后刹车和后死区插入控制输出逻辑电路相连；所述第十六非门的输入端与后死区使能信号产生逻辑电路相连以接收后死区使能信号，所述第二或非门的第一输入端用于接收复位信号，所述第二或非门的第二输入端与第十六非门的输出端相连，所述第二D触发器的D端与第五或门的输出端、后死区使能信号产生逻辑电路以及后死区复位信号产生逻辑电路相连，所述第二D触发器的时钟信号端与第十五非门的输出端相连，所述第十五非门的输入端用于接收PWM波参考信号，所述第二D触发器的CLR端与第二或非门的输出端相连，所述第二D触发器的Q端与后死区复位信号产生逻辑电路以及后刹车和后死区插入控制输出逻辑电路相连。3.如权利要求1所述的带刹车功能的死区可配置互补输出电路，其特征在于，所述互补输出电路还包括前死区使能信号产生逻辑电路和/或后死区使能信号产生逻辑电路，所述前死区使能信号产生逻辑电路用于基于前刹车状态信号输出前死区使能信号以控制前刹车和前死区插入控制输出逻辑电路的使能，所述后死区使能信号产生逻辑电路用于基于后刹车状态信号输出后死区使能信号以控制后刹车和后死区插入控制输出逻辑电路的使能；所述前死区使能信号产生逻辑电路包括第三与门和第二或门，所述第三与门的第一输入端与控制位moe相连，所述第三与门的第二输入端与控制位ccie相连，所述第二或门的第一输入端与前刹车状态信号产生逻辑电路相连，所述第二或门的第二输入端与第三与门的输出端相连，所述第二或门的输出端与前刹车状态信号产生逻辑电路和前死区复位信号产生逻辑电路相连；所述后死区使能信号产生逻辑电路包括第十四与门和第六或门，所述第十四与门的第一输入端与控制位moe相连，所述第十四与门的第二输入端与控制位ccine相连，所述第六或门的第一输入端与后刹车状态信号产生逻辑电路相连，所述第六或门的第二输入端与第十四与门的输出端相连，所述第六或门的输出端与后刹车状态信号产生逻辑电路和后死区复位信号产生逻辑电路相连。4.如权利要求1所述的带刹车功能的死区可配置互补输出电路，其特征在于，所述互补输出电路包括前死区复位信号产生逻辑电路和/或后死区复位信号产生逻辑电路，所述前死区复位信号产生逻辑电路用于产生前复位信号以对前死区分频计数器和前死区计数器进行异步复位清零，所述后死区复位信号产生逻辑电路用于产生后复位信号以对后死区分频计数器和后死区计数器进行异步复位清零；所述前死区复位信号产生逻辑电路包括第四非门、第五非门、第六非门、第七非门、第四与门、第五与门和第三或门；所述第四非门的输入端与PWM波参考信号相连，所述第五非门的输入端与前刹车状态信号产生逻辑电路相连，所述第六非门的输入端与前死区使能信号产生逻辑电路相连，所
述第七非门的输入端与前刹车状态信号产生逻辑电路相连，所述第四与门的第一输入端与第四非门的输出端相连，所述第四与门的第二输入端与第五非门的输出端相连，所述第五与门的第一输入端与前刹车状态信号产生逻辑电路相连，所述第五与门的第二输入端与第七非门的输出端相连，所述第三或门的第一输入端与复位信号相连，所述第三或门的第二输入端与第四与门的输出端相连，所述第三或门的第三输入端与第六非门的输出端相连，所述第三或门的第四输入端与第五与门的输出端相连，所述第三或门的输出端与前死区分频计数器以及前死区计数器相连；所述后死区复位信号产生逻辑电路包括第十七非门、第十八非门、第十九非门、第十五与门、第十六与门和第七或门；所述第十七非门的输入端与后刹车状态信号产生逻辑电路相连，所述第十八非门的输入端与后死区使能信号产生逻辑电路相连，所述第十九非门的输入端与后刹车状态信号产生逻辑电路相连，所述第十五与门的第一输入端与PWM波参考信号相连，所述第十五与门的第二输入端与第十七非门的输出端相连，所述第十六与门的第一输入端与后刹车状态信号产生逻辑电路相连，所述第十六与门的第二输入端与第十九非门的输出端相连，所述第七或门的第一输入端与复位信号相连，所述第七或门的第二输入端与第十五与门的输出端相连，所述第七或门的第三输入端与第十八非门的输出端相连，所述第七或门的第四输入端与第十六与门的输出端相连，所述第七或门的输出端与后死区分频计数器以及后死区计数器相连。5.如权利要求1所述的带刹车功能的死区可配置互补输出电路，其特征在于，所述前死区插入输出逻辑电路包括第六与门和第一选择器，所述第六与门的第一输入端连接使能信号，所述第六与门的第二输入端连接后死区复位信号产生逻辑电路...

【专利技术属性】
技术研发人员：张跃玲，万海军，束克留，韩兴成，
申请(专利权)人：苏州聚元微电子股份有限公司，
类型：发明
国别省市：