一种适用于高压条件下的基准电压源制造技术

本实用新型专利技术涉及一种基准电压源，具体说是适用于高压条件下的基准电压源。它的特点是包括电阻R1和MOS管N1。所述电阻R1一端和MOS管N1的漏极均接入工作电压HV，电阻R1的另一端分别与MOS管N1的栅极和二极管Z1的负极相连，二极管Z1的正极接地。所述MOS管N1的源极与MOS管N2的漏极相连，MOS管N2的源极与其栅极短接，MOS管N2的源极与MOS管N3的漏极相连，MOS管N3的漏极与其栅极短接，MOS管N3的源极接地。所述MOS管N2为耗尽型MOS管，MOS管N2的漏极即输出基准电压VREF。该基准电压源的结构简单。解决了现有技术中基准电压源结构复杂的技术问题。有技术中基准电压源结构复杂的技术问题。有技术中基准电压源结构复杂的技术问题。

【技术实现步骤摘要】
一种适用于高压条件下的基准电压源


[0001]本技术涉及一种基准电压源，具体说是适用于高压条件下的基准电压源。

技术介绍

[0002]基准电压源是当代模拟集成电路极为重要的组成部分，它为串联型稳压电路、A/D 和D/A转化器提供基准电压，也是大多数传感器的稳压供电电源或激励源。另外，基准电压源也可作为标准电池、仪器表头的刻度标准和精密电流源。
[0003]目前，高压条件下的基准电压源实现方式有一种，一种是通过高压转低压的LDO电路结构来实现，还有一种是通过串联多个电阻的电路结构来实现。然而，LDO电路或多个电阻的串联电路形成的基准电压源结构均较复杂。

技术实现思路

[0004]本技术要解决的技术问题是提供一种适用于高压条件下的基准电压源，该基准电压源的结构简单。解决了现有技术中基准电压源结构复杂的技术问题。
[0005]为解决上述问题，提供以下技术方案：
[0006]本技术的适用于高压条件下的基准电压源的特点是包括电阻R1和MOS管N1。所述电阻R1一端和MOS管N1的漏极均接入工作电压HV，电阻R1的另一端分别与MOS 管N1的栅极和二极管Z1的负极相连，二极管Z1的正极接地。所述MOS管N1的源极与 MOS管N2的漏极相连，MOS管N2的源极与其栅极短接，MOS管N2的源极与MOS管N3 的漏极相连，MOS管N3的漏极与其栅极短接，MOS管N3的源极接地。所述MOS管N2为耗尽型MOS管，MOS管N2的漏极即输出基准电压VREF。
[0007]其中，所述电阻R1为大电阻，其阻值＞10M欧姆。
[0008]所述MOS管N1为增强型MOS管，其VDS击穿电压大于HV的最大值。
[0009]所述MOS管N2的VDS击穿电压大于等于二极管Z1的稳压值。
[0010]所述MOS管N3为增强型MOS管，其VDS击穿电压大于等于二极管Z1的稳压值。
[0011]采取以上方案，具有以下优点：
[0012]由于本技术的适用于高压条件下的基准电压源电阻R1一端和MOS管N1的漏极均接入工作电压HV，电阻R1的另一端分别与MOS管N1的栅极和二极管Z1的负极相连，二极管Z1的正极接地，MOS管N1的源极与MOS管N2的漏极相连，MOS管N2的源极与其栅极短接，MOS管N2的源极与MOS管N3的漏极相连，MOS管N3的漏极与其栅极短接，MOS管N3的源极接地，MOS管N2为耗尽型MOS管。在高压条件下工作时，二极管Z1反向导通，从而对MOS管N1的栅极电压进行钳位，使得MOS管N1的栅极电压与二极管Z1 的稳压值相等，即MOS管N1的源极电压即为二极管Z1的稳压值减去MOS管N1的导通阈值电压，MOS管N2为耗尽型MOS管，且导通开启电压为负值，且MOS管N2的源极与其栅极短接，则MOS管N2的VGS＝0V，通过MOS管N3的串联接地，从而形成基准电压 VREF。这种电路由3个MOS管、一个电阻和二极管形成，与
技术介绍
中LDO电路结构和多个电阻串联的电路结构相比，结构简单。
附图说明
[0013]图1是本技术的适用于高压条件下的基准电压源的电路示意图。
具体实施方式
[0014]以下结合附图对本技术作进一步详细描述。
[0015]如图1所示，本技术的适用于高压条件下的基准电压源包括电阻R1和MOS 管N1。所述电阻R1一端和MOS管N1的漏极均接入工作电压HV，电阻R1的另一端分别与MOS管N1的栅极和二极管Z1的负极相连，二极管Z1的正极接地。所述MOS管N1的源极与MOS管N2的漏极相连，MOS管N2的源极与其栅极短接，MOS管N2的源极与MOS 管N3的漏极相连，MOS管N3的漏极与其栅极短接，MOS管N3的源极接地。所述MOS管 N2为耗尽型MOS管，MOS管N2的漏极即输出基准电压VREF。
[0016]本实施例中，所述电阻R1为大电阻，其阻值＞10M欧姆。采用大电阻的优点是利用电阻R1限制了整个支路电流，同时也限制了Z1的耗散功耗，保证了整个支路长期工作的稳定性。
[0017]所述MOS管N1为增强型MOS管，其VDS击穿电压大于HV的最大值。本实施例中HV 的最大值为40V。
[0018]所述MOS管N2的VDS击穿电压大于等于二极管Z1的稳压值。本实施例中二极管Z1 的稳压值Vz为6V，二极管Z1为齐纳二极管。
[0019]所述MOS管N3为增强型MOS管，其VDS击穿电压大于等于二极管Z1的稳压值。
[0020]如图1所示，具体工作过程是：当工作电压HV工作在<Vz(6V)条件下
[0021]二极管Z1反向截止，A点电压V
A
＝HV电压，N1此时导通，N1的源端LV电压＝V
A
‑
V
THN1
。 V
THN1
为N1的导通阈值电压。此时LV电压<6V，小于N2和N3的击穿电压最低保证值，N2 和N3可正常工作。
[0022]当工作电压HV工作在40V≥HV>Vz(6V)条件下时
[0023]二极管Z1反向导通，A点电压V
A
＝Vz(6V)电压，R1阻值较高，限制了整个支路电流，同时也限制了Z1的耗散功耗，保证了整个支路长期工作的稳定性。
[0024]此时LV电压＝V
Z
‑
V
THN1
。同样N2和N3的击穿电压最低保证值，可保证N2和N3正常工作。
[0025]N2为耗尽型NMOS，导通开启电压V
THN2
为负值，N2的源极和栅极短接，N2的VGS＝0V，
[0026]N2的漏电流I
N2
＝K
N2
*(W/L)
N2
*(V
THEN2
)2，其中K
N2为
N2在制造工艺上的介电常数，(W/L)
N2
为N2的宽长比。
[0027]N3为增强型NMOS。N3的漏极和栅极短接，N3的VGS＝V
REF
。
[0028]N3的漏电流I
N3
＝K
N3
*(W/L)
N3
*(V
REF
‑
V
THEN3
)2。其中K
N3为
N3在制造工艺上的介电常数， (W/L)
N3
为N3的宽长比。
[0029]I
N2
＝I
N3
，
[0030]整理可得V
REF
＝V
THN3
+((K
N2
*(W/L)
N2
)/(K
N3
*(W/L)
N3
))
1/2*
|V
THN2
|
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于高压条件下的基准电压源，其特征在于包括电阻R1和MOS管N1；所述电阻R1一端和MOS管N1的漏极均接入工作电压HV，电阻R1的另一端分别与MOS管N1的栅极和二极管Z1的负极相连，二极管Z1的正极接地；所述MOS管N1的源极与MOS管N2的漏极相连，MOS管N2的源极与其栅极短接，MOS管N2的源极与MOS管N3的漏极相连，MOS管N3的漏极与其栅极短接，MOS管N3的源极接地；所述MOS管N2为耗尽型MOS管，MOS管N2的漏极即输出基准电压VREF。2.如权利要求1所述的适...

【专利技术属性】
技术研发人员：吴相俊，刘晓敏，王鑫，顾杰，
申请(专利权)人：无锡力芯微电子股份有限公司，
类型：新型
国别省市：