【技术实现步骤摘要】
本专利技术涉及半导体，特别涉及逻辑电路，具体是指一种三进制译码器。
技术介绍
1、具有译码功能的逻辑电路称为译码器，它能将具有特定含义的输入信号（代码）转换成对应的输出信号。
2、目前市面上最常见的译码器为二进制译码器，原理如图1所示，其将每个二进制代码和一个输出端对应起来，即对应每个二进制代码，只有一个输出端为有效电平，其他输出为无效电平。将n位二进制代码译成2n个高低电平信号，称为n线—2n线译码器。如n=3则可译2n=8个高低电平信号，称为3线—8线译码器。
3、但二进制译码器存在输出端较少的问题，如果，需要增加输出端则需要相应增加输入端，这增加了二进制译码器输入信号的位数，不易应用。
4、如何提供一种能够在不增加甚至减少输入端的情况下获得更多的输出信号的译码器成为本领域亟待解决的问题。
技术实现思路
1、本专利技术的目的是克服了上述现有技术中的缺点，提供一种可以在减少输入端的情况下获得更多的输出信号的三进制译码器。
2、为了实现上述的目的，本专利技术的三进制译码器具有如下构成：
3、该三进制译码器包括n个译码器输入端，以及n3个译码器输出端，n为大于等于1的自然数，还包括使能端e，以及正电源vdd、负电源gnd；所述的译码器输入端输入三进制输入信号，该三进制输入信号包括高、低、悬空三种状态；
4、每一个所述的译码器输入端均连接有对应的输入端逻辑电路，每个输入端逻辑电路均连接所述的正电源vdd和负电源gn
5、该三进制译码器中，所述的输入端逻辑电路中，输入端根据不同的输入信号连接正电源vdd、负电源gnd或悬空，输入端经输入电阻r0后的输入的电压v0连接两个比较器op1和op2的正向输入端，输入电压v0还通过分压电阻r2连接正电源vdd，输入电压v0还通过分压电阻r3连接负电源gnd，该正电源vdd与负电源gnd还顺序连接有分压电阻r4、r5、r6、r7，所述比较器op1的反向输入端连接于所述的分压电阻r4、r5之间，所述比较器op2的反向输入端连接于所述的分压电阻r6、r7之间，所述分压电阻r2~r7的阻值相同，所述的比较器op1的输出端一路通过一个非门连接第一及第三与门的输入端，该比较器op1的输出端另一路连接第二与门的输入端，所述的比较器op2的输出端一路通过非门连接所述第一与门的输入端，该比较器op2的输出端另一路连接第二及第三与门的输入端；所述第一、第二、第三与门的输出端为所述的三路高低电平信号输出端b0、b1、b2。
6、该三进制译码器中，所述输入电阻r0的阻值为50ω，所述的分压电阻r2~r7的阻值均为500kω。
7、该三进制译码器还包括n3个输出端与门，每个输出端与门的输出端为所述的译码器输出端y，每一路所述的高低电平信号输出端分别连接连个所述的输出端与门的输入端，且所述的使能端e连接每个所述的输出端与门的输入端。
8、采用了该专利技术的三进制译码器，包括n个译码器输入端以及n3个译码器输出端，译码器输入端输入三进制输入信号，包括高、低、悬空三种状态；每一个所述的译码器输入端均连接有对应的输入端逻辑电路，每个输入端逻辑电路均具有三路高低电平信号输出端，每一路高低电平信号输出端都连接其对应的三路所述的译码器输出端，用以根据不同的三进制输入信号产生对应的译码器输出端信号，从而能够在减少输入端的情况下获得更多的输出信号，且本专利技术的三进制译码器结构简单，生产应用成本低廉，适用范围也相当广泛。
本文档来自技高网...【技术保护点】
1.一种三进制译码器，其特征在于，包括N个译码器输入端，以及N3个译码器输出端，N为大于等于1的自然数，还包括使能端E，以及正电源VDD、负电源GND；所述的译码器输入端输入三进制输入信号，该三进制输入信号包括高、低、悬空三种状态；
2.根据权利要求1所述的三进制译码器，其特征在于，所述的输入端逻辑电路中，输入端根据不同的输入信号连接正电源VDD、负电源GND或悬空，输入端经输入电阻R0后的输入的电压V0连接两个比较器OP1和OP2的正向输入端，输入电压V0还通过分压电阻R2连接正电源VDD，输入电压V0还通过分压电阻R3连接负电源GND，该正电源VDD与负电源GND还顺序连接有分压电阻R4、R5、R6、R7，所述比较器OP1的反向输入端连接于所述的分压电阻R4、R5之间，所述比较器OP2的反向输入端连接于所述的分压电阻R6、R7之间，所述分压电阻R2~R7的阻值相同，所述的比较器OP1的输出端一路通过一个非门连接第一及第三与门的输入端，该比较器OP1的输出端另一路连接第二与门的输入端，所述的比较器OP2的输出端一路通过非门连接所述第一与门的输入端，该比较器OP2的输
3.根据权利要求2所述的三进制译码器，其特征在于，所述输入电阻R0的阻值为50Ω，所述的分压电阻R2~R7的阻值均为500kΩ。
4.根据权利要求2所述的三进制译码器，其特征在于，包括N3个输出端与门，每个输出端与门的输出端为所述的译码器输出端Y，每一路所述的高低电平信号输出端分别连接连个所述的输出端与门的输入端，且所述的使能端E连接每个所述的输出端与门的输入端。
...【技术特征摘要】
1.一种三进制译码器，其特征在于，包括n个译码器输入端，以及n3个译码器输出端，n为大于等于1的自然数，还包括使能端e，以及正电源vdd、负电源gnd；所述的译码器输入端输入三进制输入信号，该三进制输入信号包括高、低、悬空三种状态；
2.根据权利要求1所述的三进制译码器，其特征在于，所述的输入端逻辑电路中，输入端根据不同的输入信号连接正电源vdd、负电源gnd或悬空，输入端经输入电阻r0后的输入的电压v0连接两个比较器op1和op2的正向输入端，输入电压v0还通过分压电阻r2连接正电源vdd，输入电压v0还通过分压电阻r3连接负电源gnd，该正电源vdd与负电源gnd还顺序连接有分压电阻r4、r5、r6、r7，所述比较器op1的反向输入端连接于所述的分压电阻r4、r5之间，所述比较器op2的反向输入端连接于所述的分压电阻r6、r...
【专利技术属性】
技术研发人员：沈君，王昕，王鑫，顾杰，
申请(专利权)人：无锡力芯微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。