包括模制层的半导体封装件制造技术

一种半导体封装件包括：第一半导体芯片，其具有安装区域和外伸区域；基板，其设置在第一半导体芯片的安装区域处的底表面上；以及模制层，其设置在基板上。模制层包括：第一模制图案，其设置在第一半导体芯片的外伸区域处的底表面上并且覆盖基板的侧壁；以及第二模制图案，其在第一模制图案上并且覆盖第一半导体芯片的侧壁。片的侧壁。片的侧壁。

【技术实现步骤摘要】
包括模制层的半导体封装件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年4月9日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0046425的优先权，其公开内容以引用方式全部并入本文中。


[0003]本专利技术构思涉及半导体封装件，更具体地，涉及一种包括模制层的半导体封装件。

技术介绍

[0004]半导体集成电路芯片通常设置在半导体封装件内以保护集成电路芯片并帮助它们连接到电子产品。通常，半导体封装件被配置为使得半导体芯片安装在印刷电路板(PCB)上并且使用接合引线或凸块将半导体芯片电连接到印刷电路板。

技术实现思路

[0005]一种半导体封装件包括：第一半导体芯片，其具有安装区域和外伸区域；基板，其在第一半导体芯片的安装区域处的底表面上；以及模制层，其在基板上。模制层包括：第一模制图案，其设置在第一半导体芯片的外伸区域处的底表面上并且覆盖基板的侧壁；以及第二模制图案，其设置在第一模制图案上并且覆盖第一半导体芯片的侧壁。
[0006]一种半导体封装件包括：插入基板；第一半导体芯片，其设置在插入基板上；以及模制层，其覆盖插入基板的侧壁。第一半导体芯片包括外伸区域和安装区域。模制层设置在第一半导体芯片的外伸区域处的底表面上。模制层的底表面与插入基板的底表面共面。
[0007]一种半导体封装件包括：插入基板；多个焊料端子，其设置在插入基板的底表面上；芯片堆叠件，其设置在插入基板的顶表面上，该芯片堆叠件包括第一下半导体芯片和设置在第一下半导体芯片上的多个第一上半导体芯片；多个第一凸块，其设置在插入基板和第一下半导体芯片之间；以及模制层，其设置在插入基板上。第一下半导体芯片在其中包括多个贯通电极。插入基板包括半导体晶片、多个通孔、多个布线结构和多个插入焊盘。第一下半导体芯片包括：安装区域，其设置在插入基板上；以及外伸区域，其与插入基板间隔开。模制层包括：第一模制图案，其设置在第一下半导体芯片的外伸区域处的底表面上并且覆盖插入基板的侧壁；以及第二模制图案，其设置在第一模制图案上并且覆盖第一下半导体芯片的侧壁和多个第一上半导体芯片的侧壁。第一模制图案的热膨胀系数大于半导体晶片的热膨胀系数。
附图说明
[0008]当结合附图考虑时，由于通过参考以下详细描述，本公开及其许多附带方面变得更好理解，因此将更容易获得本公开及其许多附带方面的更完整的理解，在附图中：
[0009]图1A是示出根据本公开的实施方式的半导体封装件的平面图；
[0010]图1B是沿着图1A的线I
‑
I
’
截取的截面图；
[0011]图1C是示出图1B的区段A的放大图；
[0012]图2A是示出根据本公开的实施方式的半导体封装件的平面图；
[0013]图2B是沿着图2A的线II
‑
II
’
截取的截面图；
[0014]图2C是示出根据本公开的实施方式的半导体封装件的截面图；
[0015]图2D是示出根据本公开的实施方式的半导体封装件的截面图；
[0016]图3是示出根据本公开的实施方式的半导体封装件的截面图；
[0017]图4A是示出根据本公开的实施方式的半导体封装件的截面图；
[0018]图4B是示出图4A的区段B的放大图；
[0019]图5A至图5K是示出根据本公开的实施方式的制造半导体封装件的方法的截面图。
具体实施方式
[0020]在本说明书中，相似的标号可指示相似的组件。以下现在将描述根据本公开的实施方式的半导体封装件及其制造方法。
[0021]图1A是示出根据本公开的实施方式的半导体封装件的平面图。图1B是沿着图1A的线I
‑
I
’
截取的截面图。图1C是示出图1B的区段A的放大图。
[0022]参照图1A至图1C，半导体封装件可包括第一封装件1。第一封装件1可包括耦接焊料500、基板100、芯片堆叠件200、第二半导体芯片220和模制层300。第一封装件1还可包括第一凸块510、第二凸块520、底填充层400、第一钝化图案180和第二钝化图案182。
[0023]基板100可以是插入基板100。如图1B所示，插入基板100可包括半导体晶片110、通孔170、介电层120、布线结构130和插入焊盘150。插入基板100可以不包括诸如晶体管的集成电路。半导体晶片110可具有相对低的热膨胀系数(CTE)。例如，半导体晶片110的热膨胀系数(CTE)可为约3.2ppm/℃至约4.2ppm/℃。半导体晶片110可包括硅晶片、锗晶片或硅锗晶片。半导体晶片110可具有彼此相对的顶表面和底表面110b。通孔170可设置在半导体晶片110中。通孔170可包括诸如金属的导电材料。通孔170可彼此电分离。通孔170可穿透半导体晶片110的顶表面和底表面110b。插入基板100的底表面可以是半导体晶片110的底表面110b。
[0024]布线层可设置在半导体晶片110的顶表面上。布线层可包括介电层120和布线结构130。介电层120可包括多个层。介电层120可包括硅基介电材料，例如氧化硅、氮化硅、氮氧化硅和原硅酸四乙酯(TEOS)中的一种或多种。布线结构130可设置在介电层120中。布线结构130可包括导线和导电通孔。导线的主轴可基本上平行于半导体晶片110的底表面110b。导电通孔的主轴可基本上平行于半导体晶片110的底表面110b。导电通孔可连接到导线。布线结构130可包括诸如铜、钨、钛或其任何合金的金属。
[0025]插入焊盘150可设置在插入基板100的顶表面上。例如，插入焊盘150可设置在布线结构130上并耦接到布线结构130。布线结构130可包括第一布线结构和第二布线结构。两个插入焊盘150可通过第一布线结构彼此电连接。插入焊盘150之一可通过第二布线结构电连接到通孔170之一。第二布线结构可与第一布线结构电分离。短语“电连接到插入基板100”可意指“电连接到至少一个布线结构130”。表述“两个组件彼此电连接/耦接”可包括“两个组件彼此直接连接或通过其它导电组件彼此间接连接”的含义。
[0026]耦接焊料500可设置在插入基板100的底表面上并且可耦接到通孔170。耦接焊料
500可包括焊球或一些其它形状的电连接触点。焊球可包括诸如锡(Sn)、银(Ag)、锌(Zn)或其任何合金的焊料材料。焊料焊盘105还可插设在耦接焊料500和通孔170之间。焊料焊盘105可包括与焊球的材料不同的材料。焊料焊盘105可包括诸如铜、金或镍的金属。
[0027]芯片堆叠件200可设置在插入基板100的边缘区域处的顶表面上。芯片堆叠件200可设置为多个。多个芯片堆叠件200中的每一个可包括第一下半导体芯片210A和第一上半导体芯片210B。在平面图中，第一下半导体芯片210A可具有安装区域R1和外伸区域R2。第一下半导体芯片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，包括：第一半导体芯片，其包括安装区域和外伸区域；基板，其设置在所述第一半导体芯片的安装区域处的底表面上；以及模制层，其设置在所述基板上，其中，所述模制层包括：第一模制图案，其设置在所述第一半导体芯片的外伸区域处的底表面上并且至少部分地覆盖所述基板的侧壁；以及第二模制图案，其设置在所述第一模制图案上并且至少部分地覆盖所述第一半导体芯片的侧壁。2.根据权利要求1所述的半导体封装件，其中，所述第一模制图案的底表面与所述基板的底表面共面。3.根据权利要求1所述的半导体封装件，还包括设置在所述基板和所述第一半导体芯片之间的底填充层，其中，所述底填充层还设置在所述第一模制图案和所述第一半导体芯片之间。4.根据权利要求1所述的半导体封装件，还包括设置在所述基板的底表面上的钝化图案，其中，所述钝化图案延伸到所述第一模制图案的底表面上。5.根据权利要求4所述的半导体封装件，还包括堆叠在所述第一半导体芯片上的多个上半导体芯片，其中，所述第一半导体芯片包括限定在其中的多个通孔，并且其中，所述多个通孔的底表面位于与所述钝化图案的底表面的水平实质上相同的水平处。6.根据权利要求1所述的半导体封装件，其中，所述第一模制图案包括第一介电聚合物和多个第一填充物，所述第二模制图案包括第二介电聚合物和多个第二填充物，并且所述多个第二填充物中的每一个的直径小于所述多个第一填充物中的每一个的直径。7.根据权利要求1所述的半导体封装件，还包括设置在所述基板的顶表面上并与所述第一半导体芯片并排设置的第二半导体芯片，其中，所述第二半导体芯片与所述基板至少部分地重叠。8.根据权利要求7所述的半导体封装件，其中，所述第一半导体芯片包括设置在所述第一半导体芯片的底表面上的多个焊盘，并且所述第二半导体芯片的多个芯片焊盘的数量等于或大于所述第一半导体芯片的焊盘的数量的两倍。9.根据权利要求7所述的半导体封装件，还包括：多个第一凸块，其设置在所述基板和所述第一半导体芯片之间；多个第二凸块，其设置在所述基板和所述第二半导体芯片之间；以及底填充层，其设置在所述基板和所述第二半导体芯片之间，其中，所述底填充层延伸到所述基板和所述第一半导体芯片的安装区域处的底表面上，并且至少部分地覆盖所述多个第一凸块和所述多个第二凸块。
10.根据权利要求1所述的半导体封装件，其中，所述基板包括半导体晶片，其中，所述第一模制图案的热膨胀系数大于所述半导体晶片的热膨胀系数。11.一种半导体封装件，包括：插入基板；第一半导体芯片，其在所述插入基板上；以及模制层，其覆盖所述插入基板的侧壁，其中，所述第一半导体芯片包括外伸区域和安装区域，其中，所述模制层设置在所述第一半导体芯片的外伸区域处的底表面上，并且其中，所述模制层的底表面与所述插入基板的底表面共面。12.根据权利要求11所述的半导体封装件，还包括设置在所述插入基板和所述第一半导体芯片之间的底填充层，其中，所述底填充层的端部与所述插入基板间隔开。13.根据权利要求12所述的半导体封装件，还包括：上半导体芯片，其设置在所述第一半导体芯片上；以及第二半导体芯片，其设置在所述插入...

【专利技术属性】
技术研发人员：柳慧桢，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：