半导体封装件制造技术

公开了半导体封装件。半导体封装件包括：第一再分布基底，包括顺序地堆叠的第一互连层；半导体芯片，安装在第一再分布基底上；模制层，设置在第一再分布基底上并围绕半导体芯片；第二再分布基底，设置在模制层上并且包括顺序地堆叠的第二互连层；连接端子，设置在半导体芯片旁边以将第一再分布基底和第二再分布基底彼此连接；以及外部端子，设置在第一再分布基底的底表面上。第一互连层和第二互连层中的每个可以包括绝缘层和绝缘层中的布线图案。第一再分布基底可以具有与第二再分布基底的厚度基本相同的厚度，并且第一互连层可以比第二互连层薄。第二互连层薄。第二互连层薄。

【技术实现步骤摘要】
半导体封装件
[0001]本专利申请要求于2021年4月8日在韩国知识产权局提交的第 10
‑
2021
‑
0046062号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。


[0002]本专利技术构思的实施例涉及一种半导体封装件，具体地，涉及一种扇出半导体封装件。

技术介绍

[0003]随着半导体芯片的集成密度增加，半导体芯片的尺寸正在逐渐减小。然而，在半导体芯片的尺寸减小的情况下，越来越难以将许多焊球附着到半导体芯片，并且越来越难以处理和测试焊球。另外，根据半导体芯片的尺寸使板多样化是有帮助的，并且这是另一个困难的问题。为了帮助克服这些问题，已经提出了扇出封装件。
[0004]通常，制造半导体封装件的工艺包括将半导体芯片安装在基底上的步骤和用模制层封装所得结构的步骤。在以倒装芯片接合方式制造半导体封装件的情况下，执行焊接工艺以在基底与半导体芯片之间形成将半导体芯片电连接到基底的焊球或焊料凸块。由于焊接工艺是热工艺，因此焊接工艺可能在半导体芯片和基底中引起翘曲问题。半导体芯片和基底中的这种翘曲可能导致半导体芯片与基底之间的电连接失效。

技术实现思路

[0005]本专利技术构思的实施例提供了一种具有改善的翘曲性质的半导体封装件。
[0006]本专利技术构思的实施例提供了一种具有改善的结构稳定性的半导体封装件。
[0007]本专利技术构思的实施例提供了一种在制造半导体封装件的工艺中降低失败率的方法。
[0008]根据本专利技术构思的一些实施例，一种半导体封装件包括：第一再分布基底，包括彼此顺序地堆叠的第一互连层；半导体芯片，安装在第一再分布基底上；模制层，设置在第一再分布基底上并围绕半导体芯片；第二再分布基底，设置在模制层上，第二再分布基底包括彼此顺序地堆的第二互连层；连接端子，设置在半导体芯片旁边以将第一再分布基底和第二再分布基底彼此连接；以及外部端子，设置在第一再分布基底的底表面上。每个第一互连层可以包括第一绝缘层和设置在第一绝缘层中的第一布线图案，并且每个第二互连层可以包括第二绝缘层和设置在第二绝缘层中的第二布线图案。第一再分布基底的厚度可以基本等于第二再分布基底的厚度，并且每个第一互连层的第一厚度可以小于每个第二互连层的第二厚度。
[0009]根据本专利技术构思的一些实施例，一种半导体封装件包括：第一再分布基底，包括彼此顺序地堆叠的多个第一互连层；第二再分布基底，设置在第一再分布基底上，第二再分布基底包括彼此顺序地堆叠的多个第二互连层；半导体芯片，设置在第一再分布基底与第二再分布基底之间，半导体芯片安装在第一再分布基底和第二再分布基底中的一个上；模制
层，设置在第一再分布基底与第二再分布基底之间，模制层围绕半导体芯片；以及连接端子，设置在半导体芯片旁边以将第一再分布基底和第二再分布基底彼此连接。第一互连层和第二互连层中的每个互连层可以包括绝缘层和设置在绝缘层中的布线图案。第一再分布基底的厚度可以基本等于第二再分布基底的厚度。设置在第一再分布基底中的第一互连层的数量可以大于设置在第二再分布基底中的第二互连层的数量。
[0010]根据本专利技术构思的一些实施例，一种半导体封装件包括：第一再分布基底，包括彼此顺序地堆叠的多个第一互连层；半导体芯片，安装在第一再分布基底上；第二再分布基底，设置在半导体芯片上，第二再分布基底包括彼此顺序地堆叠的多个第二互连层；以及连接端子，设置在半导体芯片旁边以将第一再分布基底和第二再分布基底彼此连接。第一再分布基底的厚度与第二再分布基底的厚度的比具有在从1:1至1.3:1的范围内的值。设置在第一再分布基底中的第一互连层的数量大于设置在第二再分布基底中的第二互连层的数量。每个第一互连层的第一厚度小于每个第二互连层的第二厚度。
附图说明
[0011]图1至图6是根据本专利技术构思的一些实施例的半导体封装件的剖视图。
[0012]图7至图11是示出根据本专利技术构思的一些实施例的制造半导体封装件的方法的剖视图。
具体实施方式
[0013]现在将参照附图更充分地描述本专利技术构思的示例实施例，在附图中示出了示例实施例。
[0014]图1是根据本专利技术构思的一些实施例的半导体封装件的剖视图。
[0015]参照图1，设置第一再分布基底100。第一再分布基底100可以包括第一绝缘图案110和至少两个第一互连层RL1。例如，第一再分布基底100可以包括由第一再分布基底100的所有互连层组成的两个或更多个第一互连层 RL1。
[0016]第一绝缘图案110可以是第一层的一部分，并且可以由绝缘材料形成或包括绝缘材料。诸如“第一”、“第二”、“第三”等的术语在此可以仅用作命名惯例，以将某些组件与其它组件区分开。在说明书中被描述为“第一”的项可以在说明书的不同部分或权利要求中用不同的名称(例如，“第二”或“第三”)来描述。例如，第一绝缘图案110可以由绝缘聚合物或光可成像聚合物形成，或者包括绝缘聚合物或光可成像聚合物。包括第一绝缘图案110的第一层可以包括电连接到设置在第一绝缘图案110上的第一互连层RL1的第一基底垫112。第一基底垫112可以掩埋在第一绝缘图案110中，并且可以被第一绝缘图案110围绕。第一绝缘图案110可以具有其中具有开口的平面形状，第一基底垫112设置在该开口中。第一基底垫112可以通过第一绝缘图案110 的顶表面和底表面暴露于第一绝缘图案110的外部。第一基底垫112可以由导电材料(诸如金属)形成，或者可以包括导电材料(诸如金属)。尽管未示出，但是每个第一基底垫112可以包括设置在其底表面和侧表面上的种子层或阻挡层。在一些实施例中，种子层或阻挡层可以仅设置在每个第一基底垫 112的底表面上。第一基底垫112可以具有可以与第一绝缘图案110的顶表面和底表面共面的平坦的、平面的顶表面和底表面。如在此所用的诸如“相同”、“相等”、“平面”、“共面”、“平行”和“垂直”的术语包含相同
124的宽度。每个单独的第一布线图案122和对应的第一过孔124可以具有字母“T”的形状。尽管未示出透视图或平面图，但是从平面图来看，第一过孔124可以具有圆形形状，并且第一布线图案122可以包括在一个或更多个水平方向(例如，第一水平方向、垂直于第一水平方向的第二水平方向以及其它水平方向)上纵向延伸的部分。
[0024]阻挡层或种子层可以置于第一绝缘层120与第一布线图案122之间。阻挡层或种子层可以设置为共形地覆盖第一布线图案122的侧表面和第一过孔 124的侧表面。例如，阻挡层或种子层可以设置为包围第一布线图案122和第一过孔124。第一布线图案122与第一绝缘层120之间的间隙(即，阻挡层或种子层的厚度)可以在至的范围内。阻挡层可以由钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)中的至少一种形成，或者可以可以包括钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)中的至少一种。
[0025]第一互连层RL1可以在垂直于第一绝缘图案110的顶表面的方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：第一再分布基底，包括彼此顺序地堆叠的第一互连层；半导体芯片，安装在第一再分布基底上；模制层，设置在第一再分布基底上并围绕半导体芯片；第二再分布基底，设置在模制层上，第二再分布基底包括彼此顺序地堆叠的第二互连层；连接端子，设置在半导体芯片旁边以将第一再分布基底和第二再分布基底彼此连接；以及外部端子，设置在第一再分布基底的底表面上，其中：每个第一互连层包括第一绝缘层和设置在第一绝缘层中的第一布线图案，每个第二互连层包括第二绝缘层和设置在第二绝缘层中的第二布线图案，第一再分布基底的厚度基本等于第二再分布基底的厚度，并且每个第一互连层的第一厚度小于每个第二互连层的第二厚度。2.根据权利要求1所述的半导体封装件，其中，设置在第一再分布基底中的第一互连层的数量大于设置在第二再分布基底中的第二互连层的数量。3.根据权利要求2所述的半导体封装件，其中，第二互连层的数量与第一互连层的数量之间的差为1、2或3。4.根据权利要求3所述的半导体封装件，其中，第一互连层包括用于第一再分布基底的所有互连层，并且第二互连层包括用于第二再分布基底的所有互连层。5.根据权利要求1所述的半导体封装件，其中，每个第二互连层的第二厚度是每个第一互连层的第一厚度的1.1倍至3倍。6.根据权利要求1所述的半导体封装件，其中，第一厚度和第二厚度中的每个具有在从1μm至8μm的范围内的值。7.根据权利要求1所述的半导体封装件，其中：每个第一互连层具有与其它第一互连层的厚度相同的厚度，并且每个第二互连层具有与其它第二互连层的厚度相同的厚度。8.根据权利要求1所述的半导体封装件，其中，第一互连层的每个第一布线图案的厚度小于第二互连层的每个第二布线图案的厚度。9.根据权利要求8所述的半导体封装件，其中，每个第二布线图案的厚度是每个第一布线图案的厚度的1.1倍至2倍。10.根据权利要求1所述的半导体封装件，其中：第一再分布基底还包括在其顶表面上的第一垫，第一垫电连接到第一互连层，并且半导体芯片以倒装芯片接合方式安装在第一再分布基底的第一垫上。11.根据权利要求1所述的半导体封装件，其中：模制层填充第一再分布基底与第二再分布基底之间的空间，并且连接端子包括竖直穿透模制层的贯穿电极。12.根据权利要求1所述的半导体封装件，所述半导体封装件还包括设置在第一再分布基底与第二再分布基底之间的连接基底，连接基底具有穿透其中的开口，
其中，...

【专利技术属性】
技术研发人员：黄贤瀞，石敬林，李锡贤，张在权，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：