半导体封装及其制造方法技术

本发明专利技术公开一种半导体封装，包括：基板；第一绝缘层，形成于该基板上且具有第一通孔；导电垫，通过该第一通孔形成于该基板上；第二绝缘层，具有第一表面和第二通孔，其中该第二通孔从该第一表面延伸至该导电垫；以及导电迹线，具有第二表面并通过该第二通孔连接至该导电垫；其中，整个该第一表面在同一水平面，整个该第二表面在同一水平面。本发明专利技术通过将第二绝缘层的第一表面设置为在同一水平面，这样直接在第二绝缘层的上方形成的导电迹线就可以更加平整和平坦，从而避免导电迹线的凹凸不平或结构不完整，从而增加导电迹线及半导体封装结构的强度和结构稳定性，并且保证半导体封装的电性能的稳定。电性能的稳定。电性能的稳定。

【技术实现步骤摘要】
半导体封装及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体封装及其制造方法。

技术介绍

[0002]传统的半导体封装包括导电通孔(conductive via)、导电迹线(conductive trace)和包括导电部件(conductive component)的基板，其中导电通孔电连接导电迹线和导电部件。导电迹线通常符合导电迹线下方的通孔的形状以形成凹槽(recess)。然而，这种凹槽会导致强度降低或结构不完整。因此，如何使导电迹线具有完整的结构已成为业界的一项突出任务。
[0003]因此，如何与半导体装置连接以提高传输速度已成为业界的一项突出任务。

技术实现思路

[0004]有鉴于此，本专利技术提供一种半导体封装及其制造方法，以解决上述问题。
[0005]根据本专利技术的第一方面，公开一种半导体封装，包括：
[0006]基板；
[0007]第一绝缘层，形成于该基板上且具有第一通孔；
[0008]导电垫，通过该第一通孔形成于该基板上；
[0009]第二绝缘层，具有第一表面和第二通孔，其中该第二通孔从该第一表面延伸至该导电垫；以及
[0010]导电迹线，具有第二表面并通过该第二通孔连接至该导电垫；
[0011]其中，整个该第一表面在同一水平面，整个该第二表面在同一水平面。
[0012]根据本专利技术的第二方面，公开一种半导体封装的制造方法，包括：
[0013]提供基板；
[0014]在该基板上形成第一绝缘层，其中该第一绝缘层具有第一通孔；
[0015]通过该第一通孔在该基板上形成导电垫；
[0016]形成具有第一表面和第二通孔的第二绝缘层，其中该第二通孔从该第一表面延伸至该导电垫，其中整个该第一表面在同一水平面上；以及
[0017]形成具有第二表面并通过该第二通孔连接到该导电垫的导电迹线，其中整个该第二表面在同一水平面上。
[0018]本专利技术的半导体封装由于包括：基板；第一绝缘层，形成于该基板上且具有第一通孔；导电垫，通过该第一通孔形成于该基板上；第二绝缘层，具有第一表面和第二通孔，其中该第二通孔从该第一表面延伸至该导电垫；以及导电迹线，具有第二表面并通过该第二通孔连接至该导电垫；其中，整个该第一表面在同一水平面，整个该第二表面在同一水平面。本专利技术通过将第二绝缘层的第一表面设置为在同一水平面，这样直接在第二绝缘层的上方形成的导电迹线就可以更加平整和平坦，从而避免导电迹线的凹凸不平或结构不完整，从而增加导电迹线及半导体封装结构的强度和结构稳定性，并且保证半导体封装的电性能的
稳定。
附图说明
[0019]图1示出了根据本专利技术实施例的半导体封装的示意图。
[0020]图2示出了根据本专利技术另一实施例的半导体封装的示意图。
[0021]图3为本专利技术另一实施例的半导体封装的示意图。
[0022]图4A至4F示出了图1的半导体封装的制造制程。
具体实施方式
[0023]在下面对本专利技术的实施例的详细描述中，参考了附图，这些附图构成了本专利技术的一部分，并且在附图中通过图示的方式示出了可以实践本专利技术的特定的优选实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，在不脱离本专利技术的精神和范围的情况下，可以利用其他实施例，并且可以进行机械，结构和程序上的改变。本专利技术。因此，以下详细描述不应被理解为限制性的，并且本专利技术的实施例的范围仅由所附权利要求限定。
[0024]将理解的是，尽管术语“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、这些层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个元件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本专利技术构思的教导的情况下，下面讨论的第一或主要元件、组件、区域、层或部分可以称为第二或次要元件、组件、区域、层或部分。
[0025]此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之类的空间相对术语，以便于描述一个元件或特征与之的关系。如图所示的另一元件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖设备在使用或运行中的不同方位。该装置可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。另外，还将理解的是，当“层”被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
[0026]术语“大约”、“大致”和“约”通常表示规定值的
±
20％、或所述规定值的
±
10％、或所述规定值的
±
5％、或所述规定值的
±
3％、或规定值的
±
2％、或规定值的
±
1％、或规定值的
±
0.5％的范围内。本专利技术的规定值是近似值。当没有具体描述时，所述规定值包括“大约”、“大致”和“约”的含义。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本专利技术。如本文所使用的，单数术语“一”，“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本专利技术构思。如本文所使用的，单数形式“一个”、“一种”和“该”也旨在包括复数形式，除非上下文另外明确指出。
[0027]将理解的是，当将“元件”或“层”称为在另一元件或层“上”、“连接至”、“耦接至”或“邻近”时，它可以直接在其他元件或层上、与其连接、耦接或相邻、或者可以存在中间元件或层。相反，当元件称为“直接在”另一元件或层“上”、“直接连接至”、“直接耦接至”或“紧邻”另一元件或层时，则不存在中间元件或层。
[0028]注意：(i)在整个附图中相同的特征将由相同的附图标记表示，并且不一定在它们
出现的每个附图中都进行详细描述，并且(ii)一系列附图可能显示单个项目的不同方面，每个方面都与各种参考标签相关联，这些参考标签可能会出现在整个序列中，或者可能只出现在序列的选定图中。
[0029]请参考图1，图1为本专利技术一个实施例的半导体封装100的示意图。半导体封装100包括基板110、第一绝缘层120、第二绝缘层125、至少一个导电垫(或导电焊盘)130、至少一个导电迹线140、封装体(encapsulation)150及至少一个接触(contact)160。半导体封装100例如是晶圆级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)。
[0030]第一绝缘层120形成于基板110上且具有至少一个第一通孔120a。导电垫130通过第一通孔120a形成于基板110上。第二绝缘层125具有第一表面(或第一上表面)125u以及至少一个第二通孔125a，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，其特征在于，包括：基板；第一绝缘层，形成于该基板上且具有第一通孔；导电垫，通过该第一通孔形成于该基板上；第二绝缘层，具有第一表面和第二通孔，其中该第二通孔从该第一表面延伸至该导电垫；以及导电迹线，具有第二表面并通过该第二通孔连接至该导电垫；其中，整个该第一表面在同一水平面，整个该第二表面在同一水平面。2.如权利要求1所述的半导体封装，其特征在于，该第二绝缘层具有多个从该第一表面延伸至该导电垫的该第二通孔。3.如权利要求1所述的半导体封装，其特征在于，该导电迹线与该第二绝缘层之间不存在物理层。4.如权利要求1所述的半导体封装件，其特征在于，该导电垫与该第二绝缘层不覆盖有模塑料。5.如权利要求1所述的半导体封装，其特征在于，该第二绝缘层包括多个层，该多个层中的其中一层具有第三表面，且该第三表面位于同一水平面。6.如权利要求1所述的半导体封装，其特征在于，该第一通孔的宽度大于5微米。7.如权利要求1所述的半导体封装，其特征在于，该第二通孔的宽度介于2微米至12微米之间。8.如权利要求1所述的半导体封装，其特征在于，该导电迹线直接连接至位于该第一通孔正上方的该导电垫上。9.如权利要求1所述的半导体封装件，其特征在于，该导电迹线包括连...

【专利技术属性】
技术研发人员：季彦良，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：