半导体器件和制造半导体器件的方法技术

提供一种能够提高电特性和集成密度的半导体器件。该半导体器件包括：有源图案，从衬底突出，该有源图案包括在第一方向上延伸且在第二方向上彼此相对的长侧壁；下外延图案，位于衬底上，并覆盖有源图案的一部分；栅电极，位于下外延图案上，并沿有源图案的长侧壁延伸；以及上外延图案，位于有源图案上，并连接至有源图案的上表面。有源图案包括与有源图案的长侧壁连接的短侧壁，并且有源图案的短侧壁中的至少一个具有弯曲表面。少一个具有弯曲表面。少一个具有弯曲表面。

【技术实现步骤摘要】
半导体器件和制造半导体器件的方法
[0001]相关申请的交叉引用
[0002]本申请要求2021年4月2日在USPTO提交的美国临时申请No.63/170,049和2021年7月22日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0096226的优先权以及从上述申请获得的所有利益，上述申请中的每个申请的内容通过引用整体并入本文。


[0003]一些示例实施例涉及一种半导体器件和用于制造所述半导体器件的方法，更具体地，涉及一种包括竖直场效应晶体管(VFET)的半导体器件和/或用于制造所述半导体器件的方法。

技术介绍

[0004]由于例如小型化、多功能性和/或低制造成本等特性，半导体器件作为电子工业中的重要元件而备受关注。半导体器件可以分为用于存储逻辑数据的半导体存储器件、用于处理逻辑数据计算的半导体逻辑器件、包括存储元件和逻辑元件的混合半导体器件等。随着电子工业的高度发展，对半导体器件特性的需求不断增加。
[0005]例如，对半导体器件的高可靠性、高速和/或多功能性的需求不断增加。为了满足这些要求的特性，半导体器件的结构变得越来越复杂，而且半导体器件变得越来越高度集成。

技术实现思路

[0006]一些示例实施例提供了一种具有改进的电特性和集成密度的半导体器件。
[0007]备选地或附加地，一些示例实施例还提供一种用于制造具有改进的电特性和集成密度的半导体器件的方法。
[0008]然而，一些示例实施例的各方面不限于这里阐述的内容。通过参考以下给出的对一些示例实施例的详细描述，一些示例实施例的上述和其他方面对于一些示例实施例所属领域的普通技术人员将变得更加明显。
[0009]根据一些示例实施例，提供了一种半导体器件，包括：有源图案，从衬底突出，有源图案包括在第一方向上延伸且在第二方向上彼此相对的长侧壁；下外延图案，位于衬底上，并覆盖有源图案的一部分；栅电极，位于下外延图案上，并沿有源图案的长侧壁延伸；以及上外延图案，位于有源图案上，并连接至有源图案的上表面。有源图案包括与有源图案的长侧壁连接的短侧壁，以及有源图案的短侧壁中的至少一个具有弯曲表面。
[0010]根据一些示例实施例，提供了一种半导体器件，包括：第一有源图案，从衬底突出，并在第一方向上具有第一长度；第二有源图案，从衬底突出，该第二有源图案在第二方向上与第一有源图案间隔开，并在第一方向上具有第二长度，第二长度与第一长度不同；下外延图案，位于衬底上的第一有源图案与第二有源图案之间，并覆盖第一有源图案的一部分和第二有源图案的一部分；第一栅电极，位于下外延图案上，并沿第一有源图案的第一长侧壁
延伸；第二栅电极，位于下外延图案上，并沿第二有源图案的第二长侧壁延伸；第一上外延图案，位于第一有源图案上，并连接至第一有源图案的上表面；以及第二上外延图案，位于第二有源图案上，并连接至第二有源图案的上表面。第一有源图案的第一长侧壁和第二有源图案的第二长侧壁在第一方向上延伸，第一有源图案包括与第一有源图案的第一长侧壁连接的第一短侧壁，第二有源图案包括与第二有源图案的第二长侧壁连接的第二短侧壁，以及第一有源图案的第一短侧壁和第二有源图案的第二短侧壁中的每一个具有弯曲表面。
[0011]根据一些示例实施例，提供了一种半导体器件，包括：第一有源图案，从衬底突出，第一有源图案包括在第一方向上延伸且在第二方向上彼此相对的长侧壁；第二有源图案，从衬底突出，该第二有源图案在第一方向上与第一有源图案间隔开，并包括在第二方向上彼此相对的长侧壁；第一下外延图案，覆盖第一有源图案的一部分；第二下外延图案，覆盖第二有源图案的一部分；第一栅电极，位于第一下外延图案上，并沿第一有源图案的第一长侧壁延伸；第二栅电极，位于第二下外延图案上，并沿第二有源图案的第二长侧壁延伸；第一上外延图案，位于第一有源图案上，并连接至第一有源图案的上表面；以及第二上外延图案，位于第二有源图案上，并连接至第二有源图案的上表面。在第一方向上面向彼此的第一有源图案的第一短侧壁和第二有源图案的第二短侧壁中的每一个具有弯曲表面。
附图说明
[0012]通过参考附图详细描述示例实施例，一些示例实施例的上述和其他方面以及特征将变得更显而易见，在附图中：
[0013]图1是示出了根据一些示例实施例的半导体器件的示例平面图；
[0014]图2至图4是分别沿图1的线A
‑
A、B
‑
B和C
‑
C截取的示例截面图；
[0015]图5和图6是各自示出根据一些示例实施例的半导体器件的图；
[0016]图7是示出了根据一些示例实施例的半导体器件的示例平面图；
[0017]图8A至图8C是分别描述根据一些示例实施例的布置半导体器件布局的方法的视图；以及
[0018]图9A至图20是示出了根据一些示例实施例的用于制造半导体器件的方法的中间步骤的图。
具体实施方式
[0019]图1是示出了根据一些示例实施例的半导体器件的示例平面图。图2至图4是分别沿图1的线A
‑
A、B
‑
B和C
‑
C截取的示例截面图。
[0020]为了参考和方便，图1没有示出上外延图案150UEP和250UEP、间隔物140和240、触点170、171、175、270和271、过孔181和182、布线线路185等。
[0021]下文描述的半导体器件可以包括逻辑单元。逻辑单元可以表示或对应于标准单元，例如执行特定功能的逻辑元件(例如，反相器、触发器、诸如AOI门的逻辑门等)。逻辑单元可以包括构成逻辑元件或作为逻辑元件的一部分的竖直晶体管(竖直FET)以及将竖直晶体管彼此连接的导线。
[0022]参考图1至图4，根据一些示例实施例的半导体器件可以包括第一有源图案110、第二有源图案210、第一下外延图案150BEP和第二下外延图案250BEP、第一栅电极120、第二栅
电极220、第一栅极绝缘层130、第二栅极绝缘层230、第一间隔物140、第二间隔物240、第一上外延图案150UEP、第二上外延图案250UEP、第一下外延触点171、第二下外延触点271、第一上外延触点170、第二上外延触点270、栅极触点175、源极/漏极过孔181、栅极过孔182和布线线路185。
[0023]衬底100可以是或者包括体硅或绝缘体上硅(SOI)衬底。备选地，衬底100可以是硅衬底，或可以包括其他材料，例如硅锗、绝缘体上硅锗(SGOI)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓，但不限于此。衬底100可以是轻掺杂的；然而，示例实施例不限于此。衬底100可以包括单晶半导体材料和/或多晶半导体材料；然而，示例实施例不限于此。
[0024]衬底100可以包括第一有源区域RX1和第二有源区域RX2。在一些示例实施例中，第一有源区域RX1可以是PMOSFET区域(例如包括PMOS晶体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：有源图案，从衬底突出，所述有源图案包括在第一方向上延伸且在第二方向上彼此相对的长侧壁；下外延图案，位于所述衬底上，并覆盖所述有源图案的一部分；栅电极，位于所述下外延图案上，并沿所述有源图案的长侧壁延伸；以及上外延图案，位于所述有源图案上，并连接至所述有源图案的上表面，其中，所述有源图案包括与所述有源图案的长侧壁连接的短侧壁，以及所述有源图案的短侧壁中的至少一个具有弯曲表面。2.根据权利要求1所述的半导体器件，其中，所述有源图案的短侧壁中的所述至少一个具有在所述第一方向上突出的凸弯曲表面。3.根据权利要求1所述的半导体器件，还包括：栅极绝缘层，位于所述栅电极与所述有源图案之间，其中，所述栅极绝缘层包括沿所述有源图案的长侧壁延伸的侧壁部分和沿所述下外延图案的上表面延伸的底部。4.根据权利要求1所述的半导体器件，其中，所述栅电极的上表面低于所述有源图案的上表面。5.根据权利要求1所述的半导体器件，其中，所述栅电极覆盖所述有源图案的短侧壁的一部分。6.根据权利要求1所述的半导体器件，还包括：栅间隔物，覆盖所述栅电极的侧壁和上表面。7.根据权利要求6所述的半导体器件，其中，所述栅间隔物沿所述上外延图案的侧壁延伸。8.根据权利要求6所述的半导体器件，其中，所述栅间隔物位于所述栅电极和所述下外延图案之间。9.一种半导体器件，包括：第一有源图案，从衬底突出，并在第一方向上具有第一长度；第二有源图案，从所述衬底突出，所述第二有源图案在第二方向上与所述第一有源图案间隔开，并在所述第一方向上具有第二长度，所述第二长度与所述第一长度不同；下外延图案，位于所述衬底上的所述第一有源图案与所述第二有源图案之间，并覆盖所述第一有源图案的一部分和所述第二有源图案的一部分；第一栅电极，位于所述下外延图案上，并沿所述第一有源图案的第一长侧壁延伸；第二栅电极，位于所述下外延图案上，并沿所述第二有源图案的第二长侧壁延伸；第一上外延图案，位于所述第一有源图案上，并连接至所述第一有源图案的上表面；以及第二上外延图案，位于所述第二有源图案上，并连接至所述第二有源图案的上表面，其中，所述第一有源图案的第一长侧壁和所述第二有源图案的第二长侧壁在所述第一方向上延伸，所述第一有源图案包括与所述第一有源图案的第一长侧壁连接的第一短侧壁，所述第二有源图案包括与所述第二有源图案的第二长侧壁连接的第二短侧壁，以及
所述第一有源图案的第一短侧壁和所述第二有源图...

【专利技术属性】
技术研发人员：崔虎浚，金志成，吴旼哲，金基一，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：