一种沟槽侧壁栅抗负压碳化硅MOSFET及其制备方法技术

本发明专利技术提供了一种沟槽侧壁栅抗负压碳化硅MOSFET及其制备方法，本发明专利技术通过先制备5

【技术实现步骤摘要】
一种沟槽侧壁栅抗负压碳化硅MOSFET及其制备方法


[0001]本专利技术涉及碳化硅沟槽MOSFET制备
，具体涉及一种沟槽侧壁栅抗负压碳化硅MOSFET及其制备方法。

技术介绍

[0002]半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信 号和进行能量转换。沟槽功率器件具有高集成度、导通电阻低、开关速度快和开关损耗小的特点，被广泛应用于各类电源管理及开关转换电路中。随着我国对节能减排越来越重视，对功率器件的损耗及转换效率要求也越来越高。
[0003]半导体器件碳化硅(SiC)材料因其优越的物理特性，开始受到人们的关注和研究，碳化硅材料较高的热导率决定了其高电流密度的特性，较高的禁带宽度又决定了SiC 器件的高击穿场强和高工作温度。
[0004]目前，沟槽型碳化硅MOSFET是主流，然而在现有技术的制备方案中制备出的沟槽型碳化硅MOSFET对栅氧的电场保护不够，不容易使栅氧的电压降低。

技术实现思路

[0005]有鉴于此，本专利技术提供了一种沟槽侧壁栅抗负压碳化硅MOSFET制备方法，解决了现有技术中沟槽型碳化硅MOSFET对栅氧的电场保护不够，不容易使栅氧的电压降低的技术问题。
[0006]为了实现上述目的，本专利技术提供了一种沟槽侧壁栅抗负压碳化硅MOSFET，包括：漏极，位于所述漏极上方的碳化硅衬底，位于所述碳化硅衬底上方的碳化硅N外延，位于所述碳化硅N外延上方的第一P+区和第二P+区，位于所述第一P+区上方对称设置的栅氧区、栅极以及N沟道，位于所述栅氧区、栅极以及N沟道侧面的Pwell区和N+区，位于所述Pwell区和N+区上方的源极；其中，所述第一P+区的宽度大于所述第二P+区的宽度，且第一P+区的深度大于所述第二P+区的深度，且所述第二P+区的两侧面设置有Pwell区和N+区。
[0007]进一步的，所述第二P+区的沟槽深度大于所述Pwell区和N+区的总沟槽深度。
[0008]进一步的，所述N+区位于所述Pwell区的上方。
[0009]为了实现上述目的，本专利技术实施例提供了一种沟槽侧壁栅抗负压碳化硅MOSFET的制备方法，包括如下步骤：通过注入或外延的方式制作Pwell区，并沉积碳化硅沟槽刻蚀得到混合掩膜层，旋涂光刻胶并光刻，随后对混合掩膜层进行刻蚀，去除光刻胶；沉积0.5μm厚度的氮化硅作为辅助层，并干法刻蚀至碳化硅完全暴露，在混合掩膜层及辅助层作用下，刻蚀碳化硅，形成4
‑
9μm宽，深度0.2
‑
0.5μm的碳化硅沟槽；清除辅助层，在混合掩膜层的作用下在此刻蚀1μm深度的侧壁沟槽，此时中间深度
1.2
‑
1.5μm；在光刻胶的作用下二次刻蚀混合掩膜层；沉积侧壁保护层，并干法刻蚀至顶部和底部碳化硅完全暴露，通过光刻胶，去除掉碳化硅沟槽间的氮化硅；去除光刻胶进行高温铝离子注入，形成N+区；旋涂光刻胶，并调整曝光强度，使沟槽内的光刻胶保留，在光刻胶的保护下去除混合掩膜层；清除光刻胶及侧壁保护，涂布碳膜，并进行高温退火，激活P+及N+，制备栅氧，并沉积1
‑
2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层，填充宽沟槽，通过光刻胶掩膜，刻蚀隔离介质层及栅氧区，形成多晶硅的电隔离层，沉积金属定义栅极、源极和漏极。
[0010]采用上述实施例的有益效果是：本专利技术通过先制备5
‑
10μm宽的掩膜板开孔，沉积0.5μm厚度的侧壁掩膜，并干法刻蚀直至暴露出底部的碳化硅，随后刻蚀碳化硅沟槽，槽深0.2
‑
0.5μm，即可得到4
‑
9μm宽的碳化硅浅沟槽，随后去除侧壁掩膜，再次进行碳化硅沟槽刻蚀，边缘深度1μm，底部深度1.2
‑
1.5μm，即形成凹形结构，利用侧壁掩膜技术，对沟槽即平面进行离子注入；即可得到深沟槽加深结的碳化硅MOSFET结构，该结构由于底部沟槽浓且深可以很好的夹断栅氧下面N区处的电场，N区处的电位降低，在关断过程中有利于栅极电压降低，避免导致栅氧被击穿。
附图说明
[0011]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0012]图1为本专利技术提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S1执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；图2为本专利技术提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S2执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；图3为本专利技术提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S3执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；图4为本专利技术提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S4执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；图5为本专利技术提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S5执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；图6为本专利技术提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S6执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；图7为本专利技术提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S7执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；图8为本专利技术提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S8执行后沟
槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图。
具体实施方式
[0013]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0014]为了解决现有技术中的技术问题，本专利技术提供了一种沟槽侧壁栅抗负压碳化硅MOSFET，请参阅图8，此图8为本专利技术提供的沟槽侧壁栅抗负压碳化硅MOSFET的制备完成的最终实施例附图。
[0015]具体的，该沟槽侧壁栅抗负压碳化硅MOSFET，包括：漏极20，位于所述漏极20上方的碳化硅衬底10，位于所述碳化硅衬底10上方的碳化硅N外延11，位于所述碳化硅N外延11上方的第一P+区161和第二P+区162，位于所述第一P+区161上方对称设置的栅氧区、栅极19以及N沟道，位于所述栅氧区、栅极19以及N沟道侧面的Pwell区12和N+区15，位于所述Pwell区12和N+区15上方的源极18；其中，所述第一P+区161的宽度大于所述第二P+区162的宽度，且第一P+区161的深度大于所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽侧壁栅抗负压碳化硅MOSFET，其特征在于，包括：漏极，位于所述漏极上方的碳化硅衬底，位于所述碳化硅衬底上方的碳化硅N外延，位于所述碳化硅N外延上方的第一P+区和第二P+区，位于所述第一P+区上方对称设置的栅氧区、栅极以及N沟道，位于所述栅氧区、栅极以及N沟道侧面的Pwell区和N+区，位于所述Pwell区和N+区上方的源极；其中，所述第一P+区的宽度大于所述第二P+区的宽度，且第一P+区的深度大于所述第二P+区的深度，且所述第二P+区的两侧面设置有Pwell区和N+区。2.根据权利要求1所述的沟槽侧壁栅抗负压碳化硅MOSFET，其特征在于，所述第二P+区的沟槽深度大于所述Pwell区和N+区的总沟槽深度。3.根据权利要求1所述的沟槽侧壁栅抗负压碳化硅MOSFET，其特征在于，所述N+区位于所述Pwell区的上方。4.一种如权利要求1
‑
3任一项所述的沟槽侧壁栅抗负压碳化硅MOSFET的制备方法，其特征在于，所述制备方法包括如下步骤：通过注入或外延的方式制作Pwell区，并沉积碳化硅沟槽刻蚀得到混合掩膜层...

【专利技术属性】
技术研发人员：张益鸣，刘杰，
申请(专利权)人：深圳芯能半导体技术有限公司，
类型：发明
国别省市：