一种侧壁栅抗负压的双沟槽碳化硅MOSFET及其制备方法技术

本发明专利技术提供了一种侧壁栅抗负压的双沟槽碳化硅MOSFET及其制备方法，包括：位于碳化硅N外延上方的第一P+区和第二P+区，第一P+区的宽度大于第二P+区的宽度，且第一P+区的深度大于第二P+区的深度，第一P+区内包覆有对称的硅的氧化物。本发明专利技术通过先制备碳化硅沟槽，刻蚀碳化硅，再次打开掩膜版，加宽宽沟槽，并开孔窄沟槽，刻蚀窄沟槽，宽沟槽内形成凹形结构，形成了深浅交错的两阳极间夹杂侧壁MOSFET，深沟槽间夹杂着浅沟槽，两深沟槽相互耗尽，深浅沟槽进一步耗尽，深沟槽处底部电位低于浅沟槽，导致侧壁N区处的电场低，在栅极关闭的过程中，保持低电位，栅氧两端的电压差不大，有利于栅极进一步加负电压进一步降低。一步加负电压进一步降低。一步加负电压进一步降低。

【技术实现步骤摘要】
一种侧壁栅抗负压的双沟槽碳化硅MOSFET及其制备方法


[0001]本专利技术涉及碳化硅沟槽MOSFET制备
，具体涉及一种侧壁栅抗负压的双沟槽碳化硅MOSFET及其制备方法。

技术介绍

[0002]在碳化硅功率半导体器件具有耐压高、热稳定好、开关损耗低、功率密度高等特点，被广泛应用在电动汽车、风能发电、光伏发电等新能源领域。目前常用的碳化硅功率半导体器件主要包括：碳化硅SBD(SchottkyBarrierDiode，肖特基二极管)与碳化硅MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属氧化物半导体场效应管)，其中碳化硅MOSFET器件属于单级器件，开通关断速度较快，对栅极可靠性提出了更高的要求。
[0003]碳化硅(SiC)材料因其优越的物理特性，开始受到人们的关注和研究，由此衍生出碳化硅MOSFET，其是现代电力电子器件的重要组成部分，由于其具有高频高功率密度的特点，可以大幅缩减电源体积，并提升转换效率，目前，沟槽型碳化硅MOSFET是主流，然而在现有技术的制备方案中制备出的沟槽型碳化硅MOSFET栅极在抗负电压上存在一定缺陷。
[0004]因此，有必要研究出新的制备方案来提高栅极抗负电压的能力，以提高沟槽碳化硅MOSFET的。

技术实现思路

[0005]有鉴于此，本专利技术提供了一种侧壁栅抗负压的双沟槽碳化硅MOSFET制备方法，解决了现有技术中沟槽型碳化硅MOSFET栅极在抗负电压上存在缺陷的技术问题。
[0006]为了实现上述目的，本专利技术提供了一种侧壁栅抗负压的双沟槽碳化硅MOSFET，包括：漏极，位于所述漏极上方的碳化硅衬底，位于所述碳化硅衬底上方的碳化硅N外延，位于所述碳化硅N外延上方的第一P+区和第二P+区，位于所述第一P+区上方对称设置的栅氧区、栅极以及N沟道，位于所述栅氧区、栅极以及N沟道侧面的Pwell区和N+区，位于所述Pwell区和N+区上方的源极；其中，所述第一P+区的宽度大于所述第二P+区的宽度，且第一P+区的深度大于所述第二P+区的深度，所述第一P+区内包覆有对称的硅的氧化物。
[0007]进一步的，所述第二P+区的上方对称设置有Pwell区和N+区。
[0008]进一步的，所述N+区位于所述Pwell区的上方。
[0009]为了实现上述目的，本专利技术还提供了一种上述侧壁栅抗负压的双沟槽碳化硅MOSFET的制备方法，包括如下步骤：通过注入或外延的方式制作Pwell区，并沉积碳化硅沟槽刻蚀得到混合掩膜层，旋涂光刻胶并光刻，随后对混合掩膜层进行刻蚀，去除光刻胶；在混合掩膜层的作用下，刻蚀碳化硅，形成4
‑
9μm宽的碳化硅宽沟槽，沟槽深度0.2
‑
0.5μm；
通过光刻阻挡，加宽所述碳化硅宽沟槽至5
‑
10μm，任意两个碳化硅宽沟槽之间制备2
‑
3μm的碳化硅窄沟槽；在混合掩膜层的作用下，刻蚀碳化硅窄沟槽至1μm，此时碳化硅宽沟槽内的碳化硅形成凹形槽，并去除光刻胶；沉积侧壁保护层，干法刻蚀至完全暴露出碳化硅，再次选用光刻胶做掩膜，清除碳化硅窄沟槽内的侧壁掩膜；去除光刻胶，在混合掩膜层及侧壁保护层的作用下，进行高温铝离子注入，形成高浓度的第一P+区和第二P+区；清除侧壁掩膜，光刻胶及混合掩膜层，旋涂光刻胶，调整曝光强度，露出表面碳化硅层，保留孔内的光刻胶，在光刻胶的掩膜下进行氮离子注入，形成N+区，去除光刻胶；沉积碳膜，高温激活注入的离子，而后制备栅氧，并沉积1
‑
2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层，填充碳化硅宽沟槽，通过光刻胶掩膜，刻蚀隔离介质层及栅氧区，形成多晶硅的电隔离层，沉积金属定义栅极、源极和漏极。
[0010]采用上述实施例的有益效果是：本专利技术通过先制备4
‑
9μm的宽碳化硅沟槽，刻蚀碳化硅0.2
‑
0.5μm，再次打开掩膜版，加宽宽沟槽至5
‑
10μm，并开孔窄沟槽2
‑
3μm，刻蚀窄沟槽至1μm，宽沟槽内形成凹形结构，形成了深浅交错的两阳极间夹杂侧壁MOSFET，深沟槽间夹杂着浅沟槽，两深沟槽相互耗尽，深浅沟槽进一步耗尽，深沟槽处底部电位低于浅沟槽，导致侧壁N区处的电场低，在栅极关闭的过程中，N区处的电位点由于深沟槽的存在不出现较大的变化，保持低电位，栅氧两端的电压差不大，有利于栅极进一步加负电压即Vgs电压可以进一步降低。
附图说明
[0011]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0012]图1为本专利技术提供的侧壁栅抗负压的双沟槽碳化硅MOSFET制备方法中步骤S1执行后侧壁栅抗负压的双沟槽碳化硅MOSFET一实施例的结构变化示意图；图2为本专利技术提供的侧壁栅抗负压的双沟槽碳化硅MOSFET制备方法中步骤S2执行后侧壁栅抗负压的双沟槽碳化硅MOSFET一实施例的结构变化示意图；图3为本专利技术提供的侧壁栅抗负压的双沟槽碳化硅MOSFET制备方法中步骤S3执行后侧壁栅抗负压的双沟槽碳化硅MOSFET一实施例的结构变化示意图；图4为本专利技术提供的侧壁栅抗负压的双沟槽碳化硅MOSFET制备方法中步骤S4执行后侧壁栅抗负压的双沟槽碳化硅MOSFET一实施例的结构变化示意图；图5为本专利技术提供的侧壁栅抗负压的双沟槽碳化硅MOSFET制备方法中步骤S5执行后侧壁栅抗负压的双沟槽碳化硅MOSFET一实施例的结构变化示意图；图6为本专利技术提供的侧壁栅抗负压的双沟槽碳化硅MOSFET制备方法中步骤S6执行后侧壁栅抗负压的双沟槽碳化硅MOSFET一实施例的结构变化示意图；图7为本专利技术提供的侧壁栅抗负压的双沟槽碳化硅MOSFET制备方法中步骤S7执行
后侧壁栅抗负压的双沟槽碳化硅MOSFET一实施例的结构变化示意图。
具体实施方式
[0013]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0014]为了解决现有技术中的技术问题，本专利技术提供了一种侧壁栅抗负压的双沟槽碳化硅MOSFET，请参阅图7，此图7为本专利技术提供的侧壁栅抗负压的双沟槽碳化硅MOSFET的实施例附图。
[0015]具体的，该侧壁栅抗负压的双沟槽碳化硅MOSFET，包括：漏极112，位于所述漏极112上方的碳化硅衬底101，位于所述碳化硅衬底101上方的碳化硅N外延102，位于所述碳化硅N外延102上方的第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种侧壁栅抗负压的双沟槽碳化硅MOSFET，其特征在于，包括：漏极，位于所述漏极上方的碳化硅衬底，位于所述碳化硅衬底上方的碳化硅N外延，位于所述碳化硅N外延上方的第一P+区和第二P+区，位于所述第一P+区上方对称设置的栅氧区、栅极以及N沟道，位于所述栅氧区、栅极以及N沟道侧面的Pwell区和N+区，位于所述Pwell区和N+区上方的源极；其中，所述第一P+区的宽度大于所述第二P+区的宽度，且第一P+区的深度大于所述第二P+区的深度，所述第一P+区内包覆有对称的硅的氧化物。2.根据权利要求1所述的侧壁栅抗负压的双沟槽碳化硅MOSFET，其特征在于，所述第二P+区的上方对称设置有Pwell区和N+区。3.根据权利要求1所述的侧壁栅抗负压的双沟槽碳化硅MOSFET，其特征在于，所述N+区位于所述Pwell区的上方。4.一种如权利要求1
‑
3任一项所述的侧壁栅抗负压的双沟槽碳化硅MOSFET的制备方法，其特征在于，所述制备方法包括如下步骤：通过注入或外延的方式制作Pwell区，并沉积碳化硅沟槽刻蚀得到混合掩膜层，旋涂光刻胶并光刻，随后对混合掩膜层进行刻蚀，去除光刻胶；在混合掩膜层的作用...

【专利技术属性】
技术研发人员：张益鸣，刘杰，
申请(专利权)人：深圳芯能半导体技术有限公司，
类型：发明
国别省市：