一种半导体器件及其制作方法技术

本申请提供了一种半导体器件及其制作方法，涉及半导体技术领域。该半导体器件包括：衬底；位于衬底正面的外延层，其中，外延层包括器件区与间隔区，间隔区位于相邻的两个器件区之间，器件区与间隔区之间设置有沟槽，沟槽的底部露出衬底；位于器件区上的APD单元；以及位于衬底背面的电极，其中，衬底背面的电极对应器件区的位置设置有光窗。本申请提供的半导体器件及其制作方法具有能够改善光、电串扰的优点。点。点。

【技术实现步骤摘要】
一种半导体器件及其制作方法


[0001]本申请涉及半导体
，具体而言，涉及一种半导体器件及其制作方法。

技术介绍

[0002]雪崩光电探测器具有体积小、增益高等诸多优点，可以被应用于微弱信号的探测应用中，特别是基于雪崩光电探测器的探测阵列在激光雷达、医学成像等情境中的应用得到了广泛的关注。
[0003]在实际应用中，APD(avalanche
‑
photodiode，雪崩光电二极管)阵列往往会产生光串扰与电串扰等问题。其中，光串扰主要是规避斜向入射光在相邻像素点间引起的串扰，并且，二次光子横向发射至邻近的像素点后也不可避免的产生光串扰；电串扰主要是光生载流子的横向移动引起的串扰，光电串扰的出现严重影响了APD阵列的性能。
[0004]综上，现有技术中APD阵列存在光串扰与电串扰的问题。

技术实现思路

[0005]本申请的目的在于提供一种半导体器件及其制作方法，以解决现有技术中APD阵列存在光串扰与电串扰的问题。
[0006]为了实现上述目的，本申请实施例采用的技术方案如下：
[0007]一方面，本申请实施例提供了一种半导体器件，所述半导体器件包括：
[0008]衬底；
[0009]位于所述衬底正面的外延层，其中，所述外延层包括器件区与间隔区，所述间隔区位于相邻的两个器件区之间，所述器件区与所述间隔区之间设置有沟槽，所述沟槽的底部露出所述衬底；
[0010]位于所述器件区上的APD单元；以及，
[0011]位于所述衬底背面的电极，其中，所述衬底背面的电极对应所述器件区的位置设置有光窗。
[0012]可选地，所述半导体器件还包括位于所述间隔区上的垫高层；其中，
[0013]所述垫高层的表面高于所述器件区的上表面。
[0014]可选地，所述垫高层的厚度为2～10μm。
[0015]可选地，所述垫高层的材料包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅以及金属中的一种或其组合。
[0016]可选地，所述半导体器件还包括位于所述沟槽侧壁与底部的反射膜。
[0017]可选地，所述反射膜的厚度为100～1000nm。
[0018]可选地，所述反射膜的材料包括Al2O3、SiO2、SiN2、Ta2O5以及TiO2中的一种或其组合。
[0019]可选地，所述间隔区的宽度为1～1000μm。
[0020]另一方面，本申请实施例还提供了一种半导体器件制作方法，所述半导体器件制
作方法包括：
[0021]提供一衬底；
[0022]沿所述衬底的正面生长外延层；
[0023]沿所述外延层刻蚀沟槽，并通过所述沟槽界定器件区与间隔区；其中，所述沟槽位于相邻的器件区与间隔区之间，且所述沟槽的底部露出所述衬底；
[0024]沿所述器件区的表面制作APD单元；
[0025]沿所述衬底的背面制作电极，并在所述电极对于所述器件区的位置刻蚀光窗。
[0026]可选地，在沿所述外延层刻蚀沟槽，并通过所述沟槽界定器件区与间隔区的步骤之后，所述方法还包括：
[0027]沿所述间隔区沉积垫高层；
[0028]沿所述沟槽的侧壁与底部蒸镀反射膜。相对于现有技术，本申请具有以下有益效果：
[0029]本申请提供了一种半导体器件及其制作方法，该半导体器件包括：衬底；位于衬底正面的外延层，其中，外延层包括器件区与间隔区，间隔区位于相邻的两个器件区之间，器件区与间隔区之间设置有沟槽，沟槽的底部露出衬底；位于器件区上的APD单元；以及位于衬底背面的电极，其中，衬底背面的电极对应器件区的位置设置有光窗。由于本申请中，将外延层进行分区设置，且器件区与间隔区之间隔离，因此，一方面，光生载流子无法从器件区横向移动至间隔区，使得相邻两个APD单元的光生载流子无法横向移动，有效避免了电串扰。另一方面，当二次光子从一个APD单元发射至相邻的APD单元时，由于间隔区设置能够起到一定的隔离作用，因此也能够有效的改善光串扰的问题。
[0030]为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0031]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
[0032]图1为本申请实施例提供的半导体器件的一种剖面示意图。
[0033]图2为本申请实施例提供的半导体器件的俯视图。
[0034]图3为本申请实施例提供的半导体器件的另一种剖面示意图。
[0035]图4为本申请实施例提供的光窗的排布示意图。
[0036]图5为本申请实施例提供的半导体器件制作方法的第一种示例性流程图。
[0037]图6为本申请实施例提供的半导体器件制作方法的第二种示例性流程图。
[0038]图中：110
‑
衬底；120
‑
外延层；121
‑
器件区；122
‑
间隔区；130
‑
APD单元；140
‑
电极；150
‑
垫高层；160
‑
反射膜。
具体实施方式
[0039]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例
中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
[0040]因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0041]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0042]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
[0043]下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
[0044]正如
技术介绍
中所述，目前APD阵列在使用中会产生光串扰与电串扰等问题，因此如何有效抑制光电串扰是APD阵列设计与制造需要攻克的难题。...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：衬底；位于所述衬底正面的外延层，其中，所述外延层包括器件区与间隔区，所述间隔区位于相邻的两个器件区之间，所述器件区与所述间隔区之间设置有沟槽，所述沟槽的底部露出所述衬底；位于所述器件区上的APD单元；以及，位于所述衬底背面的电极，其中，所述衬底背面的电极对应所述器件区的位置设置有光窗。2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述间隔区上的垫高层；其中，所述垫高层的表面高于所述APD单元的上表面。3.如权利要求2所述的半导体器件，其特征在于，所述垫高层的厚度为2～10μm。4.如权利要求2所述的半导体器件，其特征在于，所述垫高层的材料包括聚酰亚胺、苯并环丁烯、氧化硅、氮化硅以及金属中的一种或其组合。5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述沟槽侧壁与底部的反射膜。6.如权利要求5所述的半导体器件，其...

【专利技术属性】
技术研发人员：毛亦琛，孙维忠，陈振锋，刘超，阮鑫栋，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：