一种背照式像元抗总剂量加固结构和制备方法技术

本发明专利技术公开了一种背照式像元抗总剂量加固结构和制备方法，包括NMOS1管的栅区和NMOS2管的栅区；所述NMOS1管的栅区和NMOS2管的栅区呈匚型结构，NMOS1管的栅区和NMOS2管的栅区对称设置，所述NMOS1管的栅区和NMOS2管的栅区开口方向背离共有的有源区。解决在较小像元级电路面积约束的条件下的抗辐照加固问题。面向小尺寸背照式像元电路结构设计，满足空间用超大规模背照式图像传感器的抗辐照需求。规模背照式图像传感器的抗辐照需求。规模背照式图像传感器的抗辐照需求。

【技术实现步骤摘要】
一种背照式像元抗总剂量加固结构和制备方法


[0001]本专利技术属于图像传感器
，具体属于一种背照式像元抗总剂量加固结构和制备方法。

技术介绍

[0002]超大规模图像传感器广泛应用于对地观测、深空探测、太空监测等领域，由于宇宙空间存在大量高能粒子，产生鸟嘴边缘漏电的总剂量效应。鸟嘴边缘漏电的总剂量效应会引起栅诱发漏源电流增加。横向氧化层隔离区域(场氧结构)的俘获电荷增加了晶体管的边缘漏电流，改变了结击穿电压。随特征尺寸等比例缩小，氧化层厚度减小到10nm以下，氧化层中的大多数空穴陷阱会被来自栅和衬底的隧穿效应中和，使陷阱密度大幅下降；同时当氧化层厚度减小到约12nm以下时，其辐照感应的界面陷阱也会降低。
[0003]但在先进的CMOS技术中，典型的STI厚度为300～450nm，总剂量辐照产生的氧化层陷阱电荷、界面陷阱和边界陷阱(或开关态电荷)仍然会诱生明显的漏电通道，该区域已成为抗辐照加固的重点。对于辐照效应引起的栅氧与隔离氧化物交接处的边缘漏电，传统采用特殊栅结构(如H型栅、环形栅)来减小或避免边缘漏电。因此，对总剂量辐照效应引起漏电流增加的加固主要是集中在如何减小总剂量辐照引发的边缘漏电。
[0004]H栅结构利用栅氧化层抗辐照性能好，易于加固的特点，使多晶硅栅覆盖下的薄氧化层区的硅表面不反型，达到切断场区边缘辐照寄生沟道与源漏区之间通路的目的。因而该结构可抑制场区边缘辐照寄生漏电，提高电路的抗电离辐照能力，但该型条区的存在同样牺牲了芯片面积并对电路性能产生影响，当然与环形栅和加保护环相比，H栅结构增加的芯片面积及牺牲的电路性能均要少。
[0005]环形栅结构由于器件的漏极被栅包围，避开了场区，可以完全消除MOS器件的场区缘辐照寄生漏电，器件亚阈值特性基本不受影响，其抗辐照能力仅由栅氧化层决定。以NMOS环形栅管为例，版图结构消除了原始MOS器件在边缘处的寄生管，使MOS器件内源/漏端之间不存在漏电通路；并且，加入P+保护环后，对不同NMOS器件之间由于总剂量效应引起的场氧化层下反型后导致的电子漏电，能起到吸收的作用。环型栅的面积远大于H型栅，因此对于面积有限的像元级电路，抗辐照加固通常采用H型栅结构。
[0006]超大规模背照式图像传感器在有限的像元尺寸条件下，采用小像元尺寸可大幅提升分辨率，然而小像元尺寸对应的像元级读出电路面积较小，传统的H型栅和环形栅的抗辐照加固结构会增大电路面积，无法满足小像元尺寸的抗辐照加固要求。

技术实现思路

[0007]为了解决现有技术中存在的问题，本专利技术提供一种背照式像元抗总剂量加固结构和制备方法，解决在较小像元级电路面积约束的条件下的抗辐照加固问题。面向小尺寸背照式像元电路结构设计，满足空间用超大规模背照式图像传感器的抗辐照需求。
[0008]为实现上述目的，本专利技术提供如下技术方案：
[0009]一种背照式像元抗总剂量加固结构，包括NMOS1管的栅区和NMOS2管的栅区；
[0010]所述NMOS1管的栅区和NMOS2管的栅区呈匚型结构，NMOS1管的栅区和NMOS2管的栅区对称设置，所述NMOS1管的栅区和NMOS2管的栅区开口方向背离共有的有源区。
[0011]优选的，所述NMOS1管的栅区和NMOS2管的栅区之间设置有NMOS1管和NMOS2管的漏区，NMOS1管的栅区开口处设置有NMOS1管的源区，NMOS2管的栅区开口处设置有NMOS1管的源区。
[0012]优选的，所述NMOS1管的栅区和NMOS2管的栅区之间设置有NMOS1管和NMOS2管的源区，NMOS1管的栅区开口处设置有NMOS1管的漏区，NMOS2管的栅区开口处设置有NMOS2管的漏区。
[0013]优选的，所述NMOS1管的栅区和NMOS2管的栅区的外侧设置有有源区的P型掺杂注入区。
[0014]优选的，所述NMOS1管的栅区和NMOS2管的栅区与有源区交叠的部分为薄氧区。
[0015]优选的，NMOS1管和NMOS2管的源区和漏区为有源区的N型掺杂注入区。
[0016]一种背照式像元抗总剂量加固结构的制备方法，包括以下过程，
[0017]在硅片上形成有源区AA层；
[0018]在有源区AA层上分别注入N+型掺杂和P+型掺杂，在内层NMOS区域注入N+形成有源区的N型掺杂注入区，在外层包围层注入P+形成P型掺杂注入区；
[0019]在有源区AA层中的上N型掺杂注入区上形成双半包围结构的Poly型栅；
[0020]在源区和漏区部位形成有源区AA层和金属之间的通孔CT；
[0021]在源区和漏区积淀金属，形成背照式像元抗总剂量加固结构。
[0022]与现有技术相比，本专利技术具有以下有益的技术效果：
[0023]本专利技术提供一种背照式像元抗总剂量加固结构，版图面积较传统的H栅型结构面积缩小约一半，有效扩大了源漏之间的漏电通道距离，大幅降低源漏漏电。采用P+注入保护环包围结构，进一步阻断漏电通道。从而实现小尺寸像元条件下的抗辐照加固。本专利技术P+双半包围栅抗辐照加固器件，满足超大规模背照式图像传感器对小尺寸像元的抗辐照加固要求，有利于提升超大规模图像传感器的分辨率和抗辐照加固特性。本专利技术提出的抗辐照加固结构较传统的H栅型抗辐照加固结构，面积减小了48％；较传统的环型栅结构，面积减小了73％，为实现超高分辨率小尺寸像元抗辐照加固背照式图像传感器实现提供了技术创新支持。
附图说明
[0024]图1为超大规模背照式图像传感器架构；
[0025]图2为适用于小像元尺寸的像元级电路原理图；
[0026]图3为P+双半包围栅抗辐照加固结构示意图；
[0027]图4为条栅结构漏电通道示意图；
[0028]图5为双半包围栅抗辐照加固器件漏电通道示意图；
[0029]图6为P+双半包围栅抗辐照加固器件漏电通道示意图；
[0030]图7为AA形成示意图；
[0031]图8为N+和P+注入示意图；
[0032]图9为双半包围栅形成示意图；
[0033]图10为通孔CT形成示意图；
[0034]图11为金属形成示意图。
具体实施方式
[0035]下面结合具体的实施例对本专利技术做进一步的详细说明，所述是对本专利技术的解释而不是限定。
[0036]本专利技术提出一种双半包围栅抗辐照加固结构，解决在较小像元级电路面积约束的条件下的抗辐照加固问题。
[0037]超大规模背照式图像传感器架构如图1所示，背照像元层及其读出电路为11，背照像元层及其读出电路和载片之间的互联结构为12，载片为13。如图2所示，为适用于小面积像元尺寸的像元级电路。40为受Gpol和SH控制的NMOS管，特点为源端和漏端相接，其他端口独立；41为源跟随器，由两个NMOS管组成，特点也是源端和漏端相接，其他端口独立。采用传统的H栅结构，如果两个NMOS管的连接方式为共源漏器件的H栅小尺寸连接，可以满足两个NMOS管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种背照式像元抗总剂量加固结构，其特征在于，包括NMOS1管的栅区(51)和NMOS2管的栅区(53)；所述NMOS1管的栅区(51)和NMOS2管的栅区(53)呈匚型结构，NMOS1管的栅区(51)和NMOS2管的栅区(53)对称设置，所述NMOS1管的栅区(51)和NMOS2管的栅区(53)开口方向背离共有的有源区。2.根据权利要求1所述的一种背照式像元抗总剂量加固结构，其特征在于，所述NMOS1管的栅区(51)和NMOS2管的栅区(53)之间设置有NMOS1管和NMOS2管的漏区，NMOS1管的栅区(51)开口处设置有NMOS1管的源区，NMOS2管的栅区(53)开口处设置有NMOS1管的源区。3.根据权利要求1所述的一种背照式像元抗总剂量加固结构，其特征在于，所述NMOS1管的栅区(51)和NMOS2管的栅区(53)之间设置有NMOS1管和NMOS2管的源区，NMOS1管的栅区(51)开口处设置有NMOS1管的漏区，NMOS2管的栅区(53)开口处设置有NMOS2管的漏区...

【专利技术属性】
技术研发人员：李婷，何杰，徐晚成，曹天骄，袁昕，张曼，崔双韬，杨靓，李海松，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：