一种短波红外成像芯片及其制备方法技术

本发明专利技术涉及一种短波红外成像芯片及其制备方法。制备方法为：提供第一衬底；在第一衬底上形成第一介质层；在第一介质层上形成SiNx层；刻蚀SiNx层形成多个沟槽；形成第二介质层；对第二介质层表面平整化处理，得到绝缘化的衬底；在第二衬底上依次形成：N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层和第三介质层，得到施主衬底；将绝缘化的衬底与施主衬底键合；去除第二衬底；对N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层图形化处理，形成探测器的P型接触结构和N型接触结构。本发明专利技术解决了现有工艺存在的顶部半导体材料应变量不可调控和工艺复杂、成本高以及红外成像设备光电异质集成的问题。成本高以及红外成像设备光电异质集成的问题。成本高以及红外成像设备光电异质集成的问题。

【技术实现步骤摘要】
一种短波红外成像芯片及其制备方法


[0001]本专利技术涉及红外探测器领域，特别涉及一种短波红外成像芯片及其制备方法。

技术介绍

[0002]当前，传统短波红外相机的核心部件主要包括：光学系统、短波红外焦平面阵列芯片、硅读出电路、信号处理系统等。当短波红外焦平面阵列芯片与硅读出电路互联时，通常采用异质集成的方式，面临制造工艺复杂，制造成本高，分辨率低，规模化生产困难等问题。
[0003]为此，提出本专利技术。

技术实现思路

[0004]本专利技术的主要目的在于提供一种短波红外成像芯片及其制备方法，解决了现有工艺存在的顶部半导体材料应变量不可调控和工艺复杂、成本高的问题，还解决了探测器和读出电路异质集成的工艺复杂、成本高、分辨率低、规模化生产困难的问题。
[0005]为了实现以上目的，本专利技术提供了以下技术方案。
[0006]本专利技术的第一方面提供了一种短波红外成像芯片的制备方法，包括下列步骤：
[0007]提供第一衬底；
[0008]在所述第一衬底上形成第一介质层；
[0009]在所述第一介质层上形成SiNx层；
[0010]刻蚀所述SiNx层形成多个沟槽；
[0011]形成覆盖所述SiNx层和填充所述沟槽的第二介质层；
[0012]对所述第二介质层表面平整化处理，得到绝缘化的衬底；
[0013]提供第二衬底；
[0014]在所述第二衬底上由下至上依次形成堆叠的：N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层和第三介质层，得到施主衬底；
[0015]以所述第三介质层和所述第二介质层为键合面，将所述绝缘化的衬底与所述施主衬底键合；
[0016]在键合后去除第二衬底，任选表面平整化处理；
[0017]然后对N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层图形化处理，形成探测器的P型接触结构和N型接触结构。
[0018]与现有的红外成像制备工艺相比，本专利技术的上述制备方法至少具有以下优势。
[0019](1)以上方法通过多层介质层、SiNx层的堆叠以及SiNx层中沟槽的分布可以调控顶层半导体材料(主要指N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层)的应变量，从而提升了利用该衬底制备的红外成像芯片中全耗尽晶体管的迁移率等电特性。
[0020](2)与现有的Smart
‑
cut技术相比，本专利技术的流程简化，制造成本显著降低。
[0021](3)可实现单片光电集成，其制造工艺更加简单，有望实现更低成本、更低功耗、更
高分辨率的短波红外成像器件。
[0022]在一些实施方式中，所述N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层各自独立地采用Ge、GeSn、InGaAs、InAs中的一种。
[0023]以上半导体材料都可以通过多层介质层、SiNx层的堆叠以及SiNx层中沟槽的分布调控应变量。
[0024]在一些实施方式中，所述N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层都采用高温Ge，并且所述制备方法还包括：在所述第二衬底和所述N型半导体层之间形成低温锗层；
[0025]在去除第二衬底之后和表面平整化处理之前还包括：去除所述低温锗层。
[0026]Ge在短波红外波段具有较大的吸收系数，可实现高速、高响应度和低暗电流Ge短波红外探测器，还具有寄生电容小、集成度高、工作速度快、工艺简单、低压低功耗和低漏电流等优点。同时，高温生长的锗材晶体缺陷少，在生成高温锗之前形成低温锗，以此作为缓冲，进一步提高高温锗的质量。
[0027]在一些实施方式中，所述图形化处理包括：刻蚀所述N型半导体层、第一本征半导体层、P型半导体层和第二本征半导体层组成的堆叠层，形成多个被沟槽隔离的N
‑
I
‑
P
‑
I堆叠结构，其中一部分N
‑
I
‑
P
‑
I堆叠结构作为探测器结构，在所述探测器结构上形成P型接触结构和N型接触结构；
[0028]另一部分N
‑
I
‑
P
‑
I堆叠结构被刻蚀去除N型半导体层、第一本征半导体层、P型半导体层，然后在被保留的第二本征半导体层上制作晶体管；
[0029]在所述第一衬底的背面制作背栅极。
[0030]以上方案实现了单片光电集成，相比异质集成工艺更简单，且得到的器件的分辨率更高、功耗更低。
[0031]在一些实施方式中，所述晶体管为平面结构的部分耗尽型晶体管、三维结构的多栅晶体管或鳍状场效应晶体管。
[0032]在一些实施方式中，在制作晶体管和背栅极之后还包括：进行快速热退火处理。
[0033]在一些实施方式中，所述第一衬底为硅衬底，所述第一介质层优选为氧化硅，采用热氧化法形成。
[0034]在蓝宝石衬底、碳化硅衬底、硅衬底等各种典型衬底中，硅衬底的兼容性更好、成本低、兼容适应现有的工艺设备。
[0035]在硅衬底上热氧化形成氧化硅作为介质层可以进一步简化工艺。
[0036]在一些实施方式中，所述键合的手段为熔融键合。
[0037]在一些实施方式中，采用以下方法对所述第二介质层表面平整化处理：
[0038]先磨抛或者干法刻蚀、TMAH方式腐蚀，然后用化学机械抛光处理。
[0039]本专利技术的第二方面提供了一种短波红外成像芯片，其采用上述方法制备而成。
[0040]在一些实施方式中，所述第一介质层、第二介质层和第三介质层各自独立地采用氧化硅、氧化铝中的至少一种。
[0041]在一些实施方式中，第一介质层为氧化硅，第二介质层为氧化硅，第三介质层为氧化铝。
[0042]在一些实施方式中，所述SiNx层的厚度达到100～500nm；
[0043]和/或，
[0044]所述第一介质层的厚度达到10～500nm；
[0045]和/或，
[0046]所述半半导体材料或所述第二衬底被减薄后的厚度达到5～100nm。
[0047]以上厚度的衬底更适宜制作耗尽类器件。由于全耗尽类衬底的埋氧化层和顶部硅等半半导体材料厚度均较薄，寄生电容更小、速度更快、功耗更低、抗辐射性能极强，特别适合作为高迁移率晶体管的沟道材料。与FinFET相比，全耗尽绝缘体上衬底技术还可有效抑制衬底的脉冲电流干扰，减少软错误的发生，设计、制造更加简单，可广泛应用于汽车电子、IT网路基础设施、伺服器、消费电子、物联网、雷达、供电电池、可穿戴电子、网络机器学习、人工智能和智能驾驶等领域，具有重大的科学价值与经济利益。
[0048]在一些实施方式中，所述第一衬底为硅衬底。
[0049]与现有技术相比，本专利技术达到了以下技术效果：
[0050](1)提升了氮化硅上的衬底结构中顶部Si、Ge、SiGe、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种短波红外成像芯片的制备方法，其特征在于，包括下列步骤：提供第一衬底；在所述第一衬底上形成第一介质层；在所述第一介质层上形成SiNx层；刻蚀所述SiNx层形成多个沟槽；形成覆盖所述SiNx层和填充所述沟槽的第二介质层；对所述第二介质层表面平整化处理，得到绝缘化的衬底；提供第二衬底；在所述第二衬底上由下至上依次形成堆叠的：N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层和第三介质层，得到施主衬底；以所述第三介质层和所述第二介质层为键合面，将所述绝缘化的衬底与所述施主衬底键合；在键合后去除第二衬底，任选表面平整化处理；然后对N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层图形化处理，形成探测器的P型接触结构和N型接触结构。2.根据权利要求1所述的制备方法，其特征在于，所述N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层各自独立地采用Ge、GeSn、InGaAs、InAs中的一种。3.根据权利要求1所述的制备方法，其特征在于，所述N型半导体层、第一本征半导体层、P型半导体层、第二本征半导体层都采用高温Ge，并且所述制备方法还包括：在所述第二衬底和所述N型半导体层之间形成低温锗层；在去除第二衬底之后和表面平整化处理之前还包括：去除所述低温锗层。4.根据权利要求1
‑
3任一项所述的制备方法，其特征在于，所述图形化处理包括：刻蚀所述N型半导体层、第一本征半导体层、P型半导体层和第二本征半导体层组成的堆叠层，形成多个被沟槽隔离的N
‑
I
‑
P
‑
I堆叠结构，其中一部分N
‑
I

【专利技术属性】
技术研发人员：亨利，
申请(专利权)人：广州诺尔光电科技有限公司，
类型：发明
国别省市：