一种红外探测器、成像芯片及其制备方法技术

本发明专利技术涉及一种红外探测器、成像芯片及其制备方法，提供具有NIPI/PINI垂直结构的大尺度InGaAsOI衬底的制备方法，通过将受主衬底和施主衬底键合的方式形成在同一InGaAsOI衬底，并在将InGaAsOI衬底上分别形成短波红外InGaAs光电探测器和全耗尽InGaAs晶体管。本发明专利技术将短波红外InGaAs光电探测器和全耗尽InGaAs晶体管集成在同一衬底上，借助InGaAs材料的高迁移率及优异的光电性质，提供InGaAsOI衬底上短波红外成像芯片的单片光电集成方案，简化制造工艺步骤，降低成本。降低成本。降低成本。

【技术实现步骤摘要】
一种红外探测器、成像芯片及其制备方法


[0001]本专利技术涉及本专利技术实施例涉及光电子
，尤其涉及一种红外探测器、成像芯片及其制备方法。

技术介绍

[0002]红外探测器的探测原理为：受红外线激发，探测器芯片传导电子增加，因而电导率增加，在外加偏压下，引起电流增加，增加的电流大小与光子数成比例。光电导探测器俗称光敏电阻。光电导又分本征型激发和非本征型(杂质型)激发两种。本征型是指红外光子把电子从价带激发至导带，产生电子—空穴对，即导带中增加电子，价带中产生空穴。杂质型是指红外光子把杂志能级的束缚电子(或空穴)激发至导带(或价带)，使导带中增加电子(或价带中增加空穴)。应用最多的本征型光电导探测器有硫化铅、硒化铅、锑化铟、碲镉汞等；杂质型光电导探测器主要有锗掺汞、硅掺镓等。
[0003]光电集成可同时结合光子和电子电路的优势，打破传统微电子领域功耗以及信息传输的限制，促进信息产业的发展。光电集成方案中，硅基单片光电集成(光电集成芯片)具备可在同一衬底实现大部分光子器件(包括激光器、光电二极管、探测器等)和电子器件(包括放大器、信号调节器、读出电路等)集成、与传统微电子制造工艺兼容、可进行大规模量产的优势，具有良好的研究与应用前景。
[0004]现有技术中对光子器件和电子器件的集成工艺为：利用不同的衬底材料分别制备光子器件和电子器件，然后对这些分立的光子器件和电子器件进行集成来实现光电转换；这种方法工艺步骤复杂、耗时较长且集成度较低，还无法精确对准。
[0005]与硅相比，III
>‑
V族半导体材料的载流子迁移率较高，有望用于先进CMOS器件。目前，III
‑
V族晶体管的进展主要体现在器件性能和尺寸可微缩的3D器件架构两个方面。因此，迫切需要开发硅基III
‑
V族晶体管的集成方案。III
‑
VOI技术作为SOI的延伸技术，同样拥有介质隔离、寄生电容小、集成度高、速度快、工艺简单、短沟道效应小、低压低功耗、低漏电流等优势。特别是全耗尽III
‑
VOI(Fully depleted III
‑
VOI)技术，其埋氧化层(BOX)和顶部III
‑
V材料厚度均较薄，相关器件拥有的寄生电容更小、工作速度更快、功耗更低、抗辐射性能极强。(全耗尽InGaAs晶体管的优势)。因此，开发(FD)III
‑
VOI衬底制造工艺是实现高性能场效应晶体管的重要研究内容。
[0006]InGaAs材料电子迁移率极高，是非常重要的晶体管沟道候选材料；此外，InGaAs还具有优异的光电特性，其在短波红外波段的吸收系数极高，可实现高性能的短波红外成像芯片。采用与InP晶格匹配的三元合金In0.53Ga0.47As制造的短波红外探测器截止波长为1.7μm，器件性能极好，已在许多领域得到广泛应用。(FD)InGaAsOI读出电路与InGaAsOI短波红外焦平面阵列可实现单片光电集成，其制造工艺更加简单，有望实现更低成本、更低功耗、更高分辨率的短波红外相机。
[0007]目前商用的InGaAs短波红外相机主要包括：光学系统、短波红外焦平面阵列芯片、硅读出电路、信号处理系统等。当短波红外焦平面阵列芯片与硅读出电路互联时，通常采用
异质集成的方式，面临制造工艺复杂，制造成本高，分辨率低，规模化生产困难等问题。值得注意的是：绝大多数均采用硅读出电路对探测器信号进行集成、放大与多路复用。与硅读出电路相比，(FD)InGaAsOI读出电路性能更优。
[0008]现存的多数InGaAsOI衬底尺度小，制造成本高，形成的探测器阵列规模小。采用Smart Cut
TM
技术制造(FD)InGaAsOI衬底时，需要有大尺寸的InGaAs衬底，存在制造成本高、层结构较薄等问题，无法实现InGaAs短波红外探测器和(FD)InGaAsOI场效应晶体管的单片光电集成，迫切需要开发新的(FD)InGaAsOI衬底制造方案。
[0009]参考文献：1、“An InGaAs on Si platform for CMOS with 200 mm InGaAs
‑
OI substrate,gate
‑
first,replacement gate planar and FinFETs down to 120 nm contact pitch”；
[0010]2、“300 mm InGaAsOI substrate fabrication using the Smart Cut TM technology”；
[0011]3、“Advances in InGaAs/InP single
‑
photon detector systems for quantum communication”；
[0012]4、“An InGaAs detector for the 1.0
–
1.7μm wavelength range”；
[0013]5、“High performance InGaAs
‑
on
‑
insulator MOSFETs on Si by novel direct wafer bonding technology applicable to large wafer size Si”。

技术实现思路

[0014]针对上述技术问题，本专利技术提供一种InGaAsOI衬底上单片光电集成的短波红外成像芯片及其制备方法，该方法是将未制作出探测器结构的衬底键合在电子电路结构衬底中，再制作探测器结构，这样简化了集成流程，提高了集成度，还解决了无法精确对准的问题。
[0015]为了实现以上目的，本专利技术提供了以下技术方案：
[0016]一种光电探测器的集成方法，包括：
[0017]在第一衬底的表面由下至上依次形成缓冲结构层、垂直堆叠结构层和高迁移率沟道层，所述垂直堆叠结构层为P
‑
I
‑
N
‑
I垂直堆叠结构或N
‑
I
‑
P
‑
I垂直堆叠结构，然后在所述高迁移率沟道层的表面形成第一介质层，获得施主衬底；
[0018]在第二衬底的表面形成第二介质层，得到受主衬底；
[0019]以所述第一介质层和所述第二介质层为键合面，将所述受主衬底和所述施主衬底键合；
[0020]键合后去除第一衬底及缓冲结构层，形成第三衬底；
[0021]然后在所述第三衬底中自上至下进行垂直刻蚀至裸露出高迁移率沟道层，将第三衬底分隔成光电探测器区域和晶体管区域；
[0022]其中光电探测器区域形成光电探测器；
[0023]在晶体管区域刻蚀掉缓冲层、垂直堆叠结构，在裸露出的高迁移率沟道层上形成栅极和源漏极，形成晶体管；
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光电探测器的集成方法，其特征在于，包括：在第一衬底的表面由下至上依次形成缓冲结构层、垂直堆叠结构层和高迁移率沟道层，所述垂直堆叠结构层为P
‑
I
‑
N
‑
I垂直堆叠结构或N
‑
I
‑
P
‑
I垂直堆叠结构，然后在所述高迁移率沟道层的表面形成第一介质层，获得施主衬底；在第二衬底的表面形成第二介质层，得到受主衬底；以所述第一介质层和所述第二介质层为键合面，将所述受主衬底和所述施主衬底键合；键合后去除第一衬底及缓冲结构层，形成第三衬底；然后在所述第三衬底中自上至下进行垂直刻蚀至裸露出高迁移率沟道层，将第三衬底分隔成光电探测器区域和晶体管区域；其中光电探测器区域形成光电探测器；在晶体管区域刻蚀掉缓冲层、垂直堆叠结构，在裸露出的高迁移率沟道层上形成栅极和源漏极，形成晶体管；将所述晶体管和所述光电探测器结构进行电连接。2.根据权利要求1所述的集成方法，其特征在于，所述垂直堆叠结构采用InGaAs材料。3.根据权利要求2所述的集成方法，其特征在于，所述垂直堆叠结构采用的材料为n+
‑
InP、i
‑
InGaAs、p+
‑
InP、i
‑
InGaAs。4.根据权利要求1所述的集成方法，其特征在于，所述高迁移率沟道层为i
‑
In
0.53
Ga
0.47
As缓冲层。5.根据权利要求4所述的集成方法，其特征在于，所述第三衬底为InGaAsOI衬底。6.根据权利要求1所述的集成方法，其特征在于，所述第一衬底为斜切6
°
Si衬底，第二衬底为Si衬底。7.根据权利要求1所述的集成方法，其特征在于，第一介质层为Al2O3,所述...

【专利技术属性】
技术研发人员：亨利，
申请(专利权)人：广州诺尔光电科技有限公司，
类型：发明
国别省市：