GOI衬底、短波红外焦平面像元及其制备方法技术

本发明专利技术涉及一种GOI衬底、短波红外焦平面像元及其制备方法。一种GOI衬底包括由下至上的硅衬底、介质堆叠层、选择性外延生长锗层。制备方法包括：在硅衬底上形成第一介质层；在第一介质层上形成多条沟槽；在形成多条沟槽之后，在第一介质层上依次形成低温锗层、高温锗层直至覆盖沟槽至一定厚度；形成第二介质层，得到牺牲衬底；在第二硅衬底上形成第三介质层，得到支撑衬底；将牺牲衬底和支撑衬底键合；依次去除第一硅衬底、第一介质层、低温锗层。本发明专利技术解决了III

【技术实现步骤摘要】
GOI衬底、短波红外焦平面像元及其制备方法


[0001]本专利技术涉及半导体领域，特别涉及一种GOI衬底、短波红外焦平面像元及其制备方法。

技术介绍

[0002]基于III
‑
V族短波红外材料体系的短波红外焦平面拥有高灵敏度、高均匀性、高稳定性等特点，其响应波段可覆盖0.9～3.0μm的范围。然而，商业化的III
‑
V族短波红外焦平面面临晶圆尺寸小、制造成本高、阵列规模小等缺点，用低成本的大尺寸衬底替代高成本的小尺寸衬底是一种必然趋势。Si衬底不仅具备大尺寸、制造工艺成熟的特性，还兼具低成本的优势，因此，在Si衬底上实现高性能III
‑
V族短波红外焦平面是支撑低成本短波红外成像技术发展的重要技术途径之一，其技术难点在于Si与III
‑
V族短波红外材料体系的晶格结构差异，在外延生长中也临反向畴、晶格失配大、热失配高等问题。
[0003]为此，提出本专利技术。

技术实现思路

[0004]本专利技术的主要目的在于提供一种GOI衬底、短波红外焦平面像元及二者的制备方法，解决了III
‑
V族材料外延生长中存在的反向畴、晶格失配大、热失配高等问题，提高了III
‑
V族材料外延材料的质量及以此为基础的短波红外焦平面像元等器件的响应度，降低了器件暗电流。
[0005]为了实现以上目的，本专利技术提供了以下技术方案。
[0006]本专利技术的第一方面提供了一种GOI衬底，包括由下至上的硅衬底、介质堆叠层、选择性外延生长锗层。
[0007]无论与普通的GOI衬底相比，还是与III
‑
V
‑
OI衬底相比，本专利技术提供的GOI衬底因晶体质量高，可以提高在其上外延的III
‑
V族材料的质量，减小缺陷密度，避免了反向畴、晶格失配大、热失配高等问题。
[0008]另外，本专利技术提供的GOI衬底中的介质堆叠层拥有谐振腔效应，当用于短波红外焦平面像元时可明显提升响应度。
[0009]本专利技术中的介质堆叠层可以多种介质材料的堆叠，或者相同介质材料的多层堆叠。
[0010]例如，在一些实施例中，所述介质堆叠层为多层氧化硅的堆叠，或者氧化硅与氧化铝的交叉堆叠，或者多层氧化铝的堆叠。
[0011]在一些实施例中，所述选择性外延生长锗层的厚度为100～500nm。
[0012]本专利技术无特别说明时，硅衬底一般指无的衬底。
[0013]本专利技术的第二方面提供了一种GOI衬底的制备方法，包括：
[0014]提供第一硅衬底；
[0015]在所述第一硅衬底上形成第一介质层；
[0016]在所述第一介质层上形成多条沟槽；
[0017]在形成多条沟槽之后，在所述第一介质层上依次形成低温锗层、高温锗层直至覆盖所述沟槽至一定厚度；
[0018]在所述高温锗层上形成第二介质层，得到牺牲衬底；
[0019]提供第二硅衬底；
[0020]在所述第二硅衬底上形成第三介质层，得到支撑衬底；
[0021]以所述第二介质层和所述第三介质层为键合面，将所述牺牲衬底和所述支撑衬底键合；
[0022]然后依次去除所述第一硅衬底、第一介质层、低温锗层；
[0023]任选对所述高温锗层表面进行平整化处理。
[0024]上述方法通过深沟槽影响晶体生长的方式实现在普通硅衬底上外延锗层的效果，通过合理控制沟槽的尺寸等可以大幅提高锗的晶体质量，为后续外延高质量III
‑
V族材料提供先决条件。
[0025]另外一方面，本专利技术以键合的形成将锗层转移至无硅衬底上，这样可以极大提高高温锗层的质量，缺陷密度大大减小。
[0026]在一些实施例中，所述沟槽的深宽比为≤2。
[0027]在一些实施例中，所述第一介质层、所述第二介质层、所述第三介质层各自独立地采用氧化硅、氧化铝或TEOS中的至少一个；
[0028]和/或，所述第三介质层为多层材料的堆叠层。
[0029]以上各种形式的介质堆叠层都具有良好的谐振腔效应。
[0030]其中，所述第三介质层也采用多层材料的堆叠的形式可以进一步减小键合对高温锗层的不利影响，同时提高谐振腔效应。第一介质层还用于沟槽，因此在选择材料时还需沟槽的刻蚀因素。
[0031]在一些实施例中，采用ALD法形成所述第二介质层；例如采ALD法形成氧化铝作为第二介质层等。
[0032]和/或，采用热氧化法和CVD法中的至少一种形成所述第三介质层。当第三介质层为多层材料堆叠时，可以先在硅衬底上热氧化法形成氧化硅层，然后采用CVD法形成氧化硅或者其他材料层。
[0033]在一些实施例中，采用磨抛(Grading)或者干法刻蚀去除所述第一硅衬底；
[0034]和/或，采用TMAH腐蚀法去除所述低温锗层。
[0035]以上实施例针对不同材料采用各自适宜的方法去除，有利于减小对衬底的不利影响，同时提高工艺效率。
[0036]在一些实施例中，所述高温锗层的生长温度为550
‑
750℃，所述低温锗层的生长温度为350
‑
450℃。
[0037]本专利技术的第三方面提供了一种短波红外焦平面像元，包括：
[0038]上文所述的GOI衬底；
[0039]位于在所述衬底之上的GaAs缓冲层；
[0040]位于所述GaAs缓冲层之上的PIN堆叠结构，且所述PIN堆叠结构采用III
‑
V族材料，主要优选包括：N
+
‑
InGaAs/I
‑
InGaAs/P
+
‑
InGaAs，N
+
‑
InP/I
‑
InGaAs/P
+
‑
InP，P
+
‑
GaAsSb/I
‑
InGaAs/N
+
‑
InP，N
+
‑
GaAs/I
‑
AlGaAs/InGaAs多量子阱/P
+
‑
GaAs，N
+
‑
GaAs/I
‑
AlGaAs/InGaAs多量子点/P
+
‑
GaAs等；
[0041]以及分别与所述PIN堆叠结构中N层和P层实现欧姆接触的N型接触结构和P型接触结构。
[0042]该短波红外焦平面像元是以上文所述的GOI衬底作为衬底，因此生长的III
‑
V族PIN堆叠结构必然具有较高的质量，无反向畴、晶格失配大、热失配高等问题，响应度随之提高，暗电流随之减小。同时，该方案中还以GaAs作为缓冲层，进一步提高了晶体质量。
[0043]在一些实施例中，所述PIN堆叠结构为垂直堆叠结构。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GOI衬底，其特征在于，包括由下至上的硅衬底、介质堆叠层、选择性外延生长锗层。2.根据权利要求1所述的GOI衬底，其特征在于，所述介质堆叠层为多层氧化硅的堆叠，或者氧化硅与氧化铝的交叉堆叠，或者多层氧化铝的堆叠。3.一种GOI衬底的制备方法，其特征在于，包括：提供第一硅衬底；在所述第一硅衬底上形成第一介质层；在所述第一介质层上形成多条沟槽；在形成多条沟槽之后，采用选择性外延生长法在所述第一介质层上依次形成低温锗层、高温锗层直至覆盖所述沟槽至一定厚度；在所述高温锗层上形成第二介质层，得到牺牲衬底；提供第二硅衬底；在所述第二硅衬底上形成第三介质层，得到支撑衬底；以所述第二介质层和所述第三介质层为键合面，将所述牺牲衬底和所述支撑衬底键合；然后依次去除所述第一硅衬底、第一介质层、低温锗层；任选对所述高温锗层表面进行平整化处理。4.根据权利要求3所述的制备方法，其特征在于，所述沟槽的深宽比≤2。5.根据权利要求3所述的制备方法，其特征在于，所述第一介质层、所述第二介质层、所述第三介质层各自独立地采用氧化硅、氧化铝或TEOS中的至少一个；和/或，所述第三介质层为多层材料的堆叠层。6.根据权利要求3所述的制备方法，其特征在于，采用ALD法形成所述第二介质层；和/或，采用热氧化法和CVD法中的至少一种形成所述第三介质层。7.根据权利要求3所述的制备方法，其特征在于，采用磨抛或干法刻蚀去除所述第一硅衬底；和/或，采用TMAH腐蚀法去除所述第一介质层和所述低温锗层。8.根据权利要求3所述的制备方法，其特征在于，所述高温锗层的生长温度为550
‑
750℃，所述低温锗层的生长温度为350
‑
450℃。9.一种短波红外焦平面像元，其特征在于，包括：权利要求1或2所述的GOI衬底；位于在所述衬底之上的GaAs缓冲层；位于所述GaAs缓冲层之上的PIN堆叠结构，且所述PIN堆叠结构采用III
‑
V族材料，所述PIN堆叠结构优选为：N
+
‑
InGaAs/I
‑
InGaAs/P

【专利技术属性】
技术研发人员：亨利，
申请(专利权)人：广州诺尔光电科技有限公司，
类型：发明
国别省市：