量子芯片的测试方法、装置以及量子计算机制造方法及图纸

本发明专利技术公开了一种量子芯片的测试方法、装置以及量子计算机，利用量子芯片中的可调耦合器作为中转媒介，首先获取第一量子比特的第一量子态控制线与第一频率控制线之间的第一相对延时，然后获取第一量子比特的第一量子态控制线与可调耦合器的第三频率控制线之间的第三相对延时，然后利用获取到的第一相对延时和第三相对延时直接获取第一频率控制线与第三频率控制线的第五相对延时，本申请的方案无需两量子比特逻辑门的参与，有效提高了量子芯片的测试效率。的测试效率。的测试效率。

【技术实现步骤摘要】
量子芯片的测试方法、装置以及量子计算机


[0001]本专利技术涉及量子计算
，尤其是涉及一种量子芯片的测试方法、装置以及量子计算机。

技术介绍

[0002]量子计算与量子信息是一门基于量子力学的原理来实现计算与信息处理任务的交叉学科，与量子物理、计算机科学、信息学等学科有着十分紧密的联系。在最近二十年有着快速的发展。因数分解、无结构搜索等场景的基于量子计算机的量子算法展现出了远超越现有基于经典计算机的算法的表现，也使这一方向被寄予了超越现有计算能力的期望。由于量子计算在解决特定问题上具有远超经典计算机性能的发展潜力，而为了实现量子计算机，需要获得一块包含有足够数量与足够质量量子比特的量子芯片，并且能够对量子比特进行极高保真度的量子逻辑门操作与读取。
[0003]量子芯片之于量子计算机就相当于CPU之于传统计算机，量子芯片是量子计算机的核心部件，量子芯片就是执行量子计算的处理器，量子芯片上集成有多个一一对应的且相互耦合的量子比特和读取腔。每一片量子芯片在正式上线使用前，均需要对量子芯片进行测试表征。量子计算机还包括为量子芯片提供测控环境的测控系统。该测控系统主要包括位于室温层的硬件设备和位于稀释制冷机内的低温器件和信号传输线。量子芯片封装完毕之后，被固定在稀释制冷机最下层的极低温层，通过层与层之间的同轴线最终连接至室温的硬件设备。该测控系统中，在对量子比特的量子态进行调控时，主要用到两类线路，一类是用于对量子比特的量子态进行驱动的第一类传输线（也即量子态控制线），另一类是用于对量子比特的频率进行调控的第二类传输线（也即频率控制线）。
[0004]量子芯片上多个量子比特间的耦合是通过耦合结构实现的邻间耦合，在进行两量子比特实验时，一般是通过在第二类传输线上施加控制信号调整其对应的量子比特的频率使其与另外一个量子比特发生共振，以实现两量子比特门。但是由于第二类传输线上设置有多种微波器件，且不同第二类传输线的长度不能保证完全相等，使得不同第二类传输线上控制信号的传输延时有所不同，从而导致不同控制信号不能按照设计的时序到达其对应的量子比特，会严重影响两量子比特门的调控精度。现有技术中为了校准不同量子比特的第二类传输线上的线路延时，以保证不同控制信号按照设计的时序到达其对应的量子比特，提出了一种利用对两个比特执行两量子比特逻辑门以实现获取两个量子比特的频率控制线中信号的传输延时，但是申请人发现这种方案需要预先对两量子比特逻辑门进行标定，很影响芯片的测试效率。
[0005]因此，如何提高量子芯片的测试效率是目前亟需解决的问题。
[0006]需要说明的是，公开于本申请
技术介绍
部分的信息仅仅旨在加深对本申请一般
技术介绍
的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

技术实现思路

[0007]本专利技术的目的在于提供一种量子芯片的测试方法、装置以及量子计算机，用于解决现有技术中量子芯片测试效率较低的问题。
[0008]为了解决以上技术问题，本专利技术提出一种量子芯片的测试方法，所述量子芯片包括依次耦合连接的第一量子比特、可调耦合器和第二量子比特，所述测试方法包括：对所述第一量子比特执行第一实验，所述第一实验为利用单量子比特逻辑门获取所述第一量子比特对应的第一量子态控制线与第一频率控制线之间的第一相对延时；对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验，所述第三实验为利用单量子比特逻辑门获取所述第一量子态控制线与所述可调耦合器对应的第三频率控制线之间的第三相对延时；基于所述第一相对延时以及所述第三相对延时，获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时。
[0009]可选地，所述对所述第一量子比特执行第一实验，包括：设置第一延时的预设范围，所述第一延时为所述第一量子态控制线上待施加的第一量子态控制信号与所述第一频率控制线上待施加的第一频率控制信号在时序上的起始时刻的时间差；对所述第一量子态控制线施加所述第一量子态控制信号；根据设定的所述第一延时的预设范围，对所述第一频率控制线施加具有不同所述第一延时的所述第一频率控制信号；获取所述第一量子比特处于选定本征态的概率随所述第一延时的第一变化情况；基于所述第一变化情况获取所述第一相对延时。
[0010]可选地，所述基于所述第一变化情况获取所述第一相对延时，包括：在所述第一变化情况中获取所述第一量子比特处于选定本征态的概率的极值点对应的所述第一延时的值为第一时间；所述第一相对延时设置为所述第一时间。
[0011]可选地，所述对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验，包括：设置第三延时的预设范围，所述第三延时为所述第一量子态控制线上待施加的第一量子态控制信号与所述第三频率控制线上待施加的第三频率控制信号在时序上的起始时刻的时间差；对所述第一量子态控制线施加所述第一量子态控制信号；根据设定的所述第三延时，对所述第三频率控制线施加所述第三频率控制信号；对所述第二量子态控制线施加所述第二量子态控制信号；判断所述第三延时的预设范围是否均已遍历；若否，则调整所述第三延时的值，并返回执行所述对所述第一量子态控制线施加所述第一量子态控制信号；若是，则获取所述第二量子比特处于选定本征态的概率随所述第三延时的第三变化情况；基于所述第三变化情况获取所述第三相对延时。
[0012]可选地，所述基于所述第三变化情况获取所述第三相对延时，包括：在所述第三变化情况中获取所述第二量子比特处于选定本征态的概率的极值点对应的所述第三延时的值为第三时间；所述第三相对延时设置为所述第三时间。
[0013]可选地，所述基于所述第一相对延时以及所述第三相对延时，获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时，包括：基于以下公式获取所述第五相对延时：t5=t3
‑
t1；其中，t1为所述第一相对延时，t3为所述第三相对延时，t5为所述第五相对延时。
[0014]基于同一专利技术构思，本专利技术还提出一种量子芯片的测试方法，所述量子芯片包括依次耦合连接的第一量子比特、可调耦合器和第二量子比特，所述第一量子比特具有第一量子态控制线与第一频率控制线，所述第二量子比特具有第二量子态控制线与第二频率控制线，所述可调耦合器具有第三频率控制线，所述测试方法包括：对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行系列实验，所述系列实验为利用单量子比特逻辑门分别获取所述第一量子态控制线与所述第一频率控制线之间的第一相对延时、所述第二量子态控制线与所述第二频率控制线之间的第二相对延时、所述第一量子态控制线与所述第三频率控制线之间的第三相对延时、所述第二量子态控制线与所述第三频率控制线之间的第四相对延时；基于所述第一相对延时以及所述第三相对延时，获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时；基于所述第二相对延时以及所述第四相对延时，获取所述第二频率控制线与所述第三频率控制线之间的第六相对延时；基于所述第五相对延时以及所述第六相对延时，获取所述第一频率控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种量子芯片的测试方法，其特征在于，所述量子芯片包括依次耦合连接的第一量子比特、可调耦合器和第二量子比特，所述测试方法包括：对所述第一量子比特执行第一实验，所述第一实验为利用单量子比特逻辑门获取所述第一量子比特对应的第一量子态控制线与第一频率控制线之间的第一相对延时；对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验，所述第三实验为利用单量子比特逻辑门获取所述第一量子态控制线与所述可调耦合器对应的第三频率控制线之间的第三相对延时；基于所述第一相对延时以及所述第三相对延时，获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时。2.如权利要求1所述的测试方法，其特征在于，所述对所述第一量子比特执行第一实验，包括：设置第一延时的预设范围，所述第一延时为所述第一量子态控制线上待施加的第一量子态控制信号与所述第一频率控制线上待施加的第一频率控制信号在时序上的起始时刻的时间差；对所述第一量子态控制线施加所述第一量子态控制信号；根据设定的所述第一延时的预设范围，对所述第一频率控制线施加具有不同所述第一延时的所述第一频率控制信号；获取所述第一量子比特处于选定本征态的概率随所述第一延时的第一变化情况；基于所述第一变化情况获取所述第一相对延时。3.如权利要求2所述的测试方法，其特征在于，所述基于所述第一变化情况获取所述第一相对延时，包括：在所述第一变化情况中获取所述第一量子比特处于选定本征态的概率的极值点对应的所述第一延时的值为第一时间；所述第一相对延时设置为所述第一时间。4.如权利要求1所述的测试方法，其特征在于，所述对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行第三实验，包括：设置第三延时的预设范围，所述第三延时为所述第一量子态控制线上待施加的第一量子态控制信号与所述第三频率控制线上待施加的第三频率控制信号在时序上的起始时刻的时间差；对所述第一量子态控制线施加所述第一量子态控制信号；根据设定的所述第三延时，对所述第三频率控制线施加所述第三频率控制信号；对所述第二量子态控制线施加所述第二量子态控制信号；判断所述第三延时的预设范围是否均已遍历；若否，则调整所述第三延时的值，并返回执行所述对所述第一量子态控制线施加所述第一量子态控制信号；若是，则获取所述第二量子比特处于选定本征态的概率随所述第三延时的第三变化情况；基于所述第三变化情况获取所述第三相对延时。5.如权利要求4所述的测试方法，其特征在于，所述基于所述第三变化情况获取所述第
三相对延时，包括：在所述第三变化情况中获取所述第二量子比特处于选定本征态的概率的极值点对应的所述第三延时的值为第三时间；所述第三相对延时设置为所述第三时间。6.如权利要求1所述的测试方法，其特征在于，所述基于所述第一相对延时以及所述第三相对延时，获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时，包括：基于以下公式获取所述第五相对延时：t5=t3
‑
t1；其中，t1为所述第一相对延时，t3为所述第三相对延时，t5为所述第五相对延时。7.一种量子芯片的测试方法，其特征在于，所述量子芯片包括依次耦合连接的第一量子比特、可调耦合器和第二量子比特，所述第一量子比特具有第一量子态控制线与第一频率控制线，所述第二量子比特具有第二量子态控制线与第二频率控制线，所述可调耦合器具有第三频率控制线，所述测试方法包括：对所述第一量子比特、所述第二量子比特以及所述可调耦合器执行系列实验，所述系列实验为利用单量子比特逻辑门分别获取所述第一量子态控制线与所述第一频率控制线之间的第一相对延时、所述第二量子态控制线与所述第二频率控制线之间的第二相对延时、所述第一量子态控制线与所述第三频率控制线之间的第三相对延时、所述第二量子态控制线与所述第三频率控制线之间的第四相对延时；基于所述第一相对延时以及所述第三相对延时，获取所述第一频率控制线与所述第三频率控制线之间的第五相对延时；基于所述第二相对延时以及所述第四相对延时，获取所述第二频率控制线与所述第三频率控制线之间的第六相对延时；基于所述第五相对延时以及所述第六相对延时，获取所述第一频率控制线与所述第二频率控制线之间的第七相对延时。8.如权利要求7所述的测试方法，其特征在于，所述系列实验包括利用单量子比特逻辑门获取所述第一相对延时的第一实验，所述第一实验包括：设置第一延时的预设范围，所述第一延时为所述第一量子态控制信号与所述第一频率控制信号在时序上的起始时刻的时间差；对所述第一量子态控制线施加所述第一量子态控制信号；根据设定的所述第一延时的预设范围，对所述第一频率控制线施加具有不同所述第一延时的所述第一频率控制信号；获取所述第一量子比特处于选定本征态的概率随所述第一延时的第一变化情况；基于所述第一变化情况获取所述第一相对延时。9.如权利要求8所述的测试方法，其特征在于，所述基于所述第一变化情况获取所述第一相对延时，包括：在所述第一变化情况中获取所述第一量子比特处于选定本征态的概率的极值点对应的所述第一延时的值为第一时间；所述第一相对延时设置为所述第一时间。10.如权利要求7所述的测试方法，其特征在于，所述系列实验还包括利用单量子比特
逻辑门获取所述第二相对延时的第二实验，所述第二实验包括：设置第二延时的预设范围，所述第二延时为所述第二量子态控制信号与所述第二频率控制信号在时序上的起始时刻的时间差；对所述第二量子态控制线施加所述第二量子态控制信号；根据设定的所述第二延时的预设范围，对所述第二频率控制线施加具有不同所述第二延时的所述第二频率控制信号；获取所述第二量子比特处于选定本征态的概率随所述第二延时的第二变化情况；基于所述第二变化情况获取所述第二相对延时。11.如权利要求10所述的测试方法，其特征在于，所述基于所述第二变化情况获取所述第二相对延时，包括：在所述第二变化情况中获取所述第二量子比特处于选定本征态的概率的极值点对应的所述第二延时的值为第二时间；所述第二相对延时设置为所述第二时间。12.如权利要求7所述的测试方法，其特征在于，所述系列实验还包括利用单量子比特逻辑门获取所述第三相对延时的第三实验，所述第三实验包括：设置第三延时的预设范围，所述第三延时为所述第一量子态控制信号与所述第三频率控制信号在时序上的起始时刻的时间差；对所述第一量子态控制线施加所述第一量子态控制信号；根据设定的所述第三延时，对所...

【专利技术属性】
技术研发人员：赵勇杰，赵杨超，
申请(专利权)人：合肥本源量子计算科技有限责任公司，
类型：发明
国别省市：