半导体装置和包括半导体装置的数据存储系统制造方法及图纸

半导体装置包括：包括外围电路的下芯片结构、下芯片结构上的第一存储器芯片结构、以及第一存储器芯片结构上的第二存储器芯片结构。第一存储器芯片结构包括第一堆叠结构和第一竖直存储器结构。第一堆叠结构包括在竖直方向上堆叠并在第一水平方向上延伸的第一栅极线。第一竖直存储器结构在竖直方向上穿透第一栅极线。第二存储器芯片结构包括第二堆叠结构和第二竖直存储器结构。第二堆叠结构包括在竖直方向上堆叠并且在垂直于第一水平方向的第二水平方向上延伸的第二栅极线。第二竖直存储器结构在竖直方向上穿透第二栅极线。结构在竖直方向上穿透第二栅极线。结构在竖直方向上穿透第二栅极线。

【技术实现步骤摘要】
半导体装置和包括半导体装置的数据存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年3月24日向韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0038070的优先权，其公开内容通过引用整体并入本文。


[0003]本公开涉及半导体装置和/或包括半导体装置的数据存储系统。

技术介绍

[0004]需要一种用于在需要数据存储的电子系统中存储高容量数据的半导体装置。因此，已经研究了用于增加半导体装置的数据存储容量的措施。例如，作为一种用于增加半导体装置的数据存储容量的方法，已经提出了包括三维布置的存储器单元而不是二维布置的存储器单元的半导体装置。

技术实现思路

[0005]一些示例实施例提供了用于提高集成密度和可靠性的半导体装置。
[0006]根据示例实施例，一种半导体装置可以包括：下芯片结构，其包括外围电路；第一存储器芯片结构，其位于下芯片结构上；以及第二存储器芯片结构，其位于第一存储器芯片结构上。第一存储器芯片结构可以包括第一堆叠结构和第一竖直存储器结构，第一堆叠结构包括在竖直方向上堆叠并且在垂直于竖直方向的第一水平方向上延伸的第一栅极线，第一竖直存储器结构在竖直方向上穿透第一堆叠结构的第一栅极线。第二存储器芯片结构可以包括第二堆叠结构和第二竖直存储器结构，第二堆叠结构包括在竖直方向上堆叠并且在垂直于第一水平方向的第二水平方向上延伸的第二栅极线，第二竖直存储器结构在竖直方向上穿透第二堆叠结构的第二栅极线。
>[0007]根据示例实施例，一种半导体装置可以包括：第一存储器芯片结构，其包括第一字线和在竖直方向上穿透第一字线的第一竖直存储器结构，第一字线彼此间隔开并在竖直方向上堆叠并且在垂直于竖直方向的第一水平方向上延伸；以及第二存储器芯片结构，其包括第二字线和在竖直方向上穿透第二字线的第二竖直存储器结构，第二字线彼此间隔开并在竖直方向上堆叠并且在垂直于竖直方向和第一水平方向的第二水平方向上延伸。第二存储器芯片结构可以与第一存储器芯片结构接触。
[0008]根据示例实施例，一种数据存储系统可以包括：主衬底；半导体装置，其位于主衬底上；以及控制器，其在主衬底上电连接到半导体装置。半导体装置可以包括：第一存储器芯片结构，其包括第一字线和在竖直方向上穿透第一字线的第一竖直存储器结构，第一字线彼此间隔开并在竖直方向上堆叠并且在垂直于竖直方向的第一水平方向上延伸；以及第二存储器芯片结构，其包括第二字线和在竖直方向上穿透第二字线的第二竖直存储器结构，第二字线彼此间隔开并在竖直方向上堆叠并且在垂直于竖直方向和第一水平方向的第二水平方向上延伸。第二存储器芯片结构可以与第一存储器芯片结构接触。
附图说明
[0009]根据以下结合附图的详细描述将更清楚地理解本公开的上述和其它方面、特征和优点。
[0010]图1是根据示例实施例的半导体装置的示意性透视图。
[0011]图2A、图2B、图3A和图3B是示出根据示例实施例的半导体装置的示例的示意图。
[0012]图4是示出根据示例实施例的半导体装置的修改示例的截面图。
[0013]图5A、图5B和图6是示出根据示例实施例的半导体装置的修改示例的示意图。
[0014]图7是示出根据示例实施例的半导体装置的修改示例的截面图。
[0015]图8是示出根据示例实施例的半导体装置的修改示例的示意性透视图。
[0016]图9是示出根据示例实施例的制造半导体装置的方法的示例的工艺流程图。
[0017]图10是根据示例实施例的包括半导体装置的数据存储系统的示意图。
[0018]图11是根据示例实施例的包括半导体装置的数据存储系统的示意性透视图。
具体实施方式
[0019]在下文中，将参考附图描述一些示例实施例。
[0020]在下面的描述中，除非另有说明，否则就参照附图使用术语“上”、“上部”、“上表面”、“下”、“下部”、“下表面”、“侧表面”等。
[0021]虽然在示例实施例的描述中使用了术语“相同”、“相等”或“等同”，但是应当理解，可能存在一些不精确。因此，当一个元件或值被称为与另一元件或值相同时，应当理解，元件或值在期望的制造或操作公差范围(例如，
±
10％)内与另一元件或值相同。
[0022]当术语“约”或“基本上”在本说明书中与数值结合使用时，其意图是相关联的数值包括围绕所陈述数值的制造或操作公差(例如，
±
10％)。此外，当词语“约”或“基本上”与几何形状结合使用时，其意图是不要求几何形状的精度，但是形状的自由度(latitude)在本公开的范围内。此外，无论数值或形状是否被修饰为“约”或“基本上”，都将理解，这些值和形状应被解释为包括围绕所陈述数值或形状的制造或操作公差(例如，
±
10％)。
[0023]将参照图1描述根据示例实施例的半导体装置。图1是根据示例实施例的半导体装置的示意性透视图。
[0024]参照图1，根据示例实施例的半导体装置1可以包括第一存储器芯片结构100和位于第一存储器芯片结构100上的第二存储器芯片结构200。第二存储器芯片结构200可以在竖直方向Z上接合到第一存储器芯片结构100。
[0025]第一存储器芯片结构100可以包括第一区域101A和第二区域101B。第一区域101A和第二区域101B可以关于第一存储器芯片结构的中心彼此对称。第一区域101A和第二区域101B中的每一个可以包括第一堆叠结构ST1和与第一堆叠结构ST1交叉并穿透第一堆叠结构ST1的第一分隔结构SS1。第一分隔结构SS1中的每一个可以在垂直于竖直方向Z的第一水平方向D1上延伸，第一区域101A和第二区域101B中的每一个可以包括存储器单元结构，该存储器单元结构包括三维布置的多个存储器单元。
[0026]虽然在图1中仅示出了两个第一区域101A和第二区域101B，但是示例实施例不限于此，其数量可以是三个或更多个。
[0027]第二存储器芯片结构200可以包括第三区域201A和第四区域201B。第三区域201A
和第四区域201B可以关于第二存储器芯片结构的中心彼此对称。第三区域201A和第四区域201B中的每一个可以包括第二堆叠结构ST2和与第二堆叠结构ST2交叉并穿透第二堆叠结构ST2的第二分隔结构SS2。第二分隔结构SS2中的每一个可以在垂直于竖直方向Z和第一水平方向D1的第二水平方向D2上延伸。第三区域201A和第四区域201B中的每一个可以包括存储器单元结构，该存储器单元结构包括三维布置的多个存储器单元。
[0028]根据示例实施例的半导体装置1还可以包括在第一存储器芯片结构100下方的下芯片结构10。下芯片结构10、第一存储器芯片结构100和第二存储器芯片结构200可以在竖直方向Z上顺序地堆叠和接合。
[0029]下芯片结构10可以包括用于操作第一区域至第四区域1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：下芯片结构，其包括外围电路；第一存储器芯片结构，其位于所述下芯片结构上；以及第二存储器芯片结构，其位于所述第一存储器芯片结构上，其中，所述第一存储器芯片结构包括第一堆叠结构和第一竖直存储器结构，其中，所述第一堆叠结构包括在竖直方向上堆叠并且在第一水平方向上延伸的第一栅极线，所述第一水平方向垂直于所述竖直方向，其中，所述第一竖直存储器结构在所述竖直方向上穿透所述第一堆叠结构的所述第一栅极线，其中，所述第二存储器芯片结构包括第二堆叠结构和第二竖直存储器结构，其中，所述第二堆叠结构包括在所述竖直方向上堆叠并且在第二水平方向上延伸的第二栅极线，所述第二水平方向垂直于所述第一水平方向，并且其中，所述第二竖直存储器结构在所述竖直方向上穿透所述第二堆叠结构的所述第二栅极线。2.根据权利要求1所述的半导体装置，其中所述下芯片结构还包括半导体衬底、互连件和下接合焊盘结构，并且所述外围电路位于所述半导体衬底上，所述互连件位于所述外围电路上并且电连接到所述外围电路，所述下接合焊盘结构位于所述互连件上并且电连接到所述互连件，所述第一存储器芯片结构还包括第一中间接合焊盘结构和第二中间接合焊盘结构，所述第一中间接合焊盘结构在所述第一堆叠结构下方并且直接接合到所述下接合焊盘结构，所述第二中间接合焊盘结构在所述第一堆叠结构上，并且所述第二存储器芯片结构包括上接合焊盘结构，所述上接合焊盘结构在所述第二堆叠结构下方并且直接接合到所述第二中间接合焊盘结构。3.根据权利要求2所述的半导体装置，其中，所述下接合焊盘结构、所述第一中间接合焊盘结构、所述第二中间接合焊盘结构和所述上接合焊盘结构中的每一个包括铜材料。4.根据权利要求1所述的半导体装置，其中所述第一存储器芯片结构还包括第一位线，所述第一位线位于所述第一栅极线下方并且电连接到所述第一竖直存储器结构，并且所述第一位线在所述第二水平方向上延伸。5.根据权利要求4所述的半导体装置，其中所述第二存储器芯片结构还包括第二位线，所述第二位线位于所述第二栅极线上并且电连接到所述第二竖直存储器结构，并且所述第二位线在所述第一水平方向上延伸。6.根据权利要求1所述的半导体装置，其中所述第一存储器芯片结构还包括第一共源极图案，所述第一栅极线位于所述第一共源极图案下方，并且所述第一共源极图案电连接到所述第一竖直存储器结构。7.根据权利要求6所述的半导体装置，其中
所述第二存储器芯片结构还包括第二共源极图案，并且所述第二共源极图案在所述第二栅极线下方并且电连接到所述第二竖直存储器结构。8.根据权利要求1所述的半导体装置，其中，所述第一存储器芯片结构还包括：第一栅极接触插塞，其位于所述第一栅极线下方；以及第一栅极互连线，其位于比所述第一栅极接触插塞低的水平高度上并且电连接到所述第一栅极接触插塞。9.根据权利要求1所述的半导体装置，其中，所述第二存储器芯片结构还包括：第二栅极接触插塞，其位于所述第二栅极线上；以及第二栅极互连线，其位于比所述第二栅极接触插塞高的水平高度处并且电连接到所述第二栅极接触插塞。10.根据权利要求1所述的半导体装置，其中，所述第二存储器芯片结构还包括：第二栅极接触插塞，其位于所述第二栅极线下方；以及第二栅极互连件，其位于比所述第二栅极接触插塞低的水平高度处并且电连接到所述第二栅极接触插塞。11.根据权利要求1所述的半导体装置，其中所述第一堆叠结构具有第一堆叠区域、在所述第一堆叠区域的第一侧处的第一阶梯区域、和在所述第一堆叠区域的第二侧处的第二阶梯区域，所述第一栅极线彼此间隔开并在所述竖直方向上堆叠在所述第一堆叠区域中，并且从所述第一堆叠区域延伸到所述第一阶梯区域以在所述第一阶梯区域中呈阶梯形式，所述第二堆叠结构具有第二堆叠区域、在所述第二堆叠区域的第三侧处的第三阶梯区域、和在所述第二堆叠区域的第四侧处的第四阶梯区域，所述第二栅极线彼此间隔开并在所述第二堆叠区域中在所述竖直方向上堆叠，并且从所述第二堆叠区域延伸到所述第三阶梯区域以在所述第三...

【专利技术属性】
技术研发人员：罗勋奏，苏重燮，金泰成，曹昭惠，黃善宽，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：