本公开涉及半导体封装装置。该半导体封装装置包括：第一线路结构，包括引线框架底座；第二线路结构，包括至少一个无核心层基板；所述第一线路结构和所述第二线路结构叠构形成所述半导体封装装置。该半导体封装装置克服了现有的FCBGA多层基板在制作每一层结构时，良率损失(yield loss)叠加的问题，提高了FCBGA产品的良率。品的良率。品的良率。
【技术实现步骤摘要】
半导体封装装置
[0001]本公开涉及半导体封装
，具体涉及半导体封装装置。
技术介绍
[0002]FCBGA(Flip Chip Ball Grid Array，倒装芯片球栅格阵列)基板为多层板，主流的层数为10层左右，目前有需求到16层。但是，层数越多，封装装置的整体良率越低，导致市场供给量不足，价格无法降低。
[0003]因此，有必要提出一种新的技术方案以解决上述至少一个技术问题。
技术实现思路
[0004]本公开提供了一种半导体封装装置。
[0005]本公开提供的半导体封装装置，包括：
[0006]第一线路结构，包括引线框架底座；
[0007]第二线路结构，包括至少一个无核心层基板；
[0008]所述第一线路结构和所述第二线路结构叠构形成所述半导体封装装置。
[0009]在一些可选的实施方式中，所述第一线路结构还包括增层，所述增层设置在所述引线框架底座的至少一个表面。
[0010]在一些可选的实施方式中，所述引线框架底座为先进方形扁平无引脚封装结构。
[0011]在一些可选的实施方式中，所述引线框架底座为可绕线的先进方形扁平无引脚封装结构。
[0012]在一些可选的实施方式中，所述引线框架底座的部分纵向截面呈现为中间宽、两端窄的样态。
[0013]在一些可选的实施方式中，所述引线框架底座的部分纵向截面具有内凹弧线。
[0014]在一些可选的实施方式中，所述第二线路结构的线路密度大于所述第一线路结构的线路密度。
[0015]在一些可选的实施方式中，所述引线框架底座的两个表面均设置有所述增层，并且位于所述引线框架底座两个表面的所述增层通过所述引线框架底座电连接。
[0016]在一些可选的实施方式中，所述无核心层基板为内埋线路基板。
[0017]在一些可选的实施方式中，所述增层包括绝缘层和位于所述绝缘层表面的表层线路。
[0018]在一些可选的实施方式中，所述第一线路结构和所述第二线路结构的连接方式包括粘接、焊接和铜对铜连接中的至少一种。
[0019]在本公开提供的半导体封装装置中，利用引线框架底座形成用于提供刚性的核心结构，再利用高良率的无核心层基板(Coreless Substrate)叠构在核心结构上，克服了现有的FCBGA多层基板在制作每一层结构时，良率损失(yield loss)叠加的问题，提高了FCBGA产品的良率。
[0020]利用引线框架底座形成用于提供刚性的核心结构，制造良率较高、刚度较大并且厚度较小。
[0021]在一些实施方式中，无核心层基板为内埋线路基板，其制作工艺较为成熟，有利于降低制造成本。
附图说明
[0022]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
[0023]图1为现有技术中半导体封装装置的示意图；
[0024]图2
‑
图5为根据本公开实施例的半导体封装装置的第一示意图至第四示意图；
[0025]图6和图7为根据本公开实施例的半导体封装装置的制造过程的示意图。
[0026]符号说明：
[0027]11、有核心层基板；12、增层；100、第一线路结构；110、引线框架底座；111、引线框架；112、绝缘材；120、增层；121、绝缘层；122、表层线路；300、无核心层基板；310、连接孔；400、芯片；510、内凹弧线；520、直线；530、外凸弧线；910、开孔。
具体实施方式
[0028]下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关技术，而非对该技术的限定。另外，为了便于描述，附图中仅示出了与有关技术相关的部分。
[0029]需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本公开可实施的范畴。
[0030]还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
[0031]应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
[0032]此外，为了便于描述，本公开中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90
°
或以其他定向)，并且在本公开中使用的空间相对描述语可以被同样地相应地解释。
[0033]另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下
面将参考附图并结合实施例来详细说明本公开。
[0034]图1为现有技术中半导体封装装置的示意图。
[0035]如图1所示，有核心层基板11的上下两侧均设置有增层12。增层12是在有核心层基板11的基础上，分别向上下两个方向逐层构建(build up)得到。每一层的构建过程都会带来一定的良率损失。各个层的良率损失相互叠加，会导致该半导体封装装置的整体良率较低。
[0036]图2
‑
图5为根据本公开实施例的半导体封装装置的第一示意图至第四示意图。
[0037]图2示出了根据本公开实施例的半导体封装装置的纵向截面。如图2所示，该半导体封装装置包括第一线路结构100和第二线路结构。
[0038]第一线路结构100包括引线框架底座(Lead frame base)110和两个增层120。两个增层120堆叠在引线框架底座110的上表面。引线框架底座110包括引线框架111和绝缘材112。每个增层120包括绝缘层121和位于绝缘层121表面的表层线路122。引线框架底座110为可绕线的先进方形扁平无引脚封装结构(Routable Advanced Quad Flat No
‑
leads Package，R
‑
aQFN)。
[0本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体封装装置，其特征在于，包括：第一线路结构，包括引线框架底座；第二线路结构，包括至少一个无核心层基板；所述第一线路结构和所述第二线路结构叠构形成所述半导体封装装置。2.根据权利要求1所述的半导体封装装置，其特征在于，所述第一线路结构还包括增层，所述增层设置在所述引线框架底座的至少一个表面。3.根据权利要求1所述的半导体封装装置，其特征在于，所述引线框架底座为先进方形扁平无引脚封装结构。4.根据权利要求1所述的半导体封装装置，其特征在于，所述引线框架底座为可绕线的先进方形扁平无引脚封装结构。5.根据权利要求1所述的半导体封装装置，其特征在于，所述引线框架底座的部分纵向截面呈现为中间宽、两端窄的样态，所述引线框架底座的部...
【专利技术属性】
技术研发人员：石立节，黄文宏，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。