时钟数据再生电路制造技术

本发明专利技术提供一种改善对接收数据信号的不稳定或变动的追踪速度和时钟品质，并可自动调整为最佳识别相位的时钟数据再生电路。其具有：第一反馈环路（２０４）和第二反馈环路（２０７），第一反馈环路由下述部分构成：相位比较器（２０９），其输入来自ＶＣＯ（２０３）的时钟和接收数据信号并检测相位差；积分电路（２１０）；和ＶＣＯ（２０３）。第二反馈环路由下述部分构成：识别器（２０５），输入接收数据信号（２０１）；相位比较器（２１１），输入识别器（２０５）的输出和接收数据信号（２０１），检测相位差；积分电路（２１２）；移相器（２０８），输入从ＶＣＯ（２０３）输出的时钟，按照积分电路（２１２）的积分输出对相位移相并输出。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及通过数据信号再生识别用时钟，识别/再生输入数据信号的时钟数据再生电路。
技术介绍
以下对这种现有的时钟数据再生电路进行说明。图8是表示在后述的非专利文献1中公开的时钟数据再生电路的结构的图。如果参照图8，则该时钟数据再生电路，具备比较两个输入信号的相位，输出比较结果的相位比较器(Phase Detector)602；对相位比较结果信号进行积分的积分电路603；基于来自积分电路603的输出电压使振荡频率可变的电压控制振荡器(Voltage Controlled Oscillator简记为“VCO”)604，它们构成反馈环路(反馈回路)601。积分电路603，通过低通滤波器(Low-pass filter)构成，或者也可称作“环路滤波器电路”，也简记为“LPF”。来自VCO604的输出信号，反馈输入到相位比较器602的一个输入端，输入数据信号(Data In)输入到相位比较器602的另一输入端。在时钟数据再生电路中，为了识别再生输入数据信号而设置有识别器605。识别器605，例如由D型触发器(边沿触发式寄存器)构成，按照输入到时钟输入端的识别用时钟信号的上升沿或下降沿，对输入到数据输入端的输入数据信号(Data In)进行采样，将采样的结果作为输出数据信号(Data Out)从数据输出端输出。识别器605，也可称作“D-FF”、“Retimer”(重新定时器)或者“Decision电路”(判定电路)。在识别器605的时钟输入端，输入来自VCO604的输出时钟信号(Clock Out识别用时钟)，与来自VCO604的输出时钟信号同步。积分电路603，对传输数据信号的时钟周期具有足够长的时间常数。以下对图8中所示的现有的时钟数据再生电路的动作进行说明。图9是表不图8的相位比较器602的相位比较特性的图。在图9中，横轴表示相位差，纵轴表示相位比较器的输出。将传输数据信号的时钟周期设为2π，在输入数据信号(Data In)与作为VCO604的输出的识别用时钟(Clock Out)的相位差φ，为-π＜φ＜0时，相位比较器602输出负值的输出。为0＜φ＜π时，相位比较器602输出正值的输出。另一方面，在输入到相位比较器602的两个输入端的两个信号没有相位差时(φ＝0)，相位比较器602的输出为零。VCO604，接收来自相位比较器602的输出的反馈，在-π/2＜φ＜π/2的范围内，使振荡频率沿相位差φ为零的方向可变，能够在大约相位差φ＝0时取得同步。图10(a)至图10(c)为以时序图表示此时的状态的图。图10(a)是识别用时钟(＝VCO604的输出时钟)的相位前移时的图，相位比较器602对输入数据信号的变化点和识别用时钟的下降的时序相位进行比较，输出对应相位差的负值。积分电路603，以对传输数据信号的周期足够大的时间常数对相位比较器602的输出进行积分，输出缓缓向低电平移动。积分电路603的输出，作为VCO604的控制电压输入，使振荡周期降低。根据这种反馈结构，相位差φ沿输入数据的变化点和识别用时钟的下降时序一致的方向减少。另一方面，图10(b)表示识别用时钟(＝VCO604的输出时钟)的相位延迟时的时序图。与上述相同，相位比较器602输出正值，积分电路603的输出缓缓向高电平移动。由此，VCO604的振荡频率变高，相位差φ沿输入数据的变化点和识别用时钟的下降时序一致的方向减少。图10(c)表示输入数据信号的变化点和识别用时钟的下降时序一致的同步状态下的时序图。此时，相位比较器602以及积分电路603均为零输出，VCO604的振荡频率被固定。因此，输入数据信号的变化点和识别用时钟的下降沿通常被维持为一致的状态。如上所述，现有的时钟数据再生电路，收敛为输入数据信号的变化点和识别用时钟的下降沿一致的同步状态。因此，能够再生与输入数据信号(DataIn)同步的时钟信号(Clock Out)。此外，在识别器605中，通过米用被再生的时钟信号(Clock Out)，能够以最佳的识别相位识别、再生数据信号。图11是表示在后述的专利文献1中公开的时钟数据再生电路的结构的图。以下，参照图11，对现有的时钟数据再生电路进行说明。时钟提取机构901，用于从输出数据信号提取变化点信号。在相位同步机构902中，基于变化点信号，使电压控制振荡器(VCO)909的振荡频率与传输数据信号同步。时钟延迟机构903，由相位比较器910对传输数据信号和可变延迟电路912的输出时钟进行相位比较，使时钟只延迟某一定时间。识别器904中，由从时钟延迟机构903供给的时钟对传输数据信号进行数据识别、再生。根据上述构成，可使时钟相对传输数据信号的变化点自动延迟某一定时间。另外，公知相位同步装置(例如参照专利文献2)，该相位同步装置具备输出作为与数据输入信号(DATA IN)相位同步的时钟信号的相位同步环路电路；对数据输入信号输出时钟信号的移相电路；重新定时电路，具备将被重新定时的识别再生信号作为重新定时数据输出的识别再生功能，输出数据信号(DATA OUT)；和移相控制电路，相位同步环路电路生成的提取时钟经由移相电路输入到数据锁存电路，采用数据输入信号，进行信号电平的锁存，分别生成相位信息。后述的本专利技术，与该专利文献2中记载的构成、例如移相的控制、构成不同。作为一例，如后面详细地说明那样，根据本专利技术的一个侧面，由相位比较电路对来自识别器(由输出时钟信号对接收数据进行采样)的输出数据信号(DATA OUT)和输入数据信号(DATA IN)的相位差进行比较，基于相位比较结果，使VCO振荡信号的相位移相。另一方面，在专利文献2中记载的结构中，移相控制电路，基于通过输出时钟信号对输入数据信号(DATA IN)进行锁存的锁存输出的值，控制移相电路的相位。在上述的现有的时钟数据再生电路中，为了处理在传输数据中包括的同符号连续信号，需要使积分电路的时间常数对传输数据信号的周期充分大。即、即使在传输数据信号没有变化点的状态下，也需要使积分电路的响应时间(时间常数)足够长，使供给VCO的时钟控制电压稳定化，以使VCO的振荡频率不变化。在上述的现有的始终数据再生电路中，为了对包含于传输数据信号的同符号连续信号进行处理，而需要将积分电路的时间常数相对传输数据信号的周期变大。即，即使是没有传输数据信号的变化点的状态下，也将积分电路的响应时间(时间常数)足够变长，以使VCO的振荡频率不要变化，需要使供给到VCO的时钟控制电压稳定化。然而，在上述构成中，存在如下的问题如图12(a)所示，由于积分电路的输出(VCO控制信号)对数据的变动的响应时间变长，因此如图12(b)所示，时钟数据再生电路不能立刻追踪传输数据信号的不稳定或变动，从而到再次输出正确的时钟和数据再生为止的时间变长。另一方面，在为了缩短响应时间而减小积分电路的时间常数的情况下，存在下述问题如图12(c)所示，同符号连续信号时的时钟控制电压的变动量变大，时钟的同步产生偏离或相位噪声的增加。上述两个问题，互相具有折衷(trade off)的关系，成为不能并存的课题(不能同时解决两个问题的课题)。在图11所示的电路构成中，可随着传输数据信号的变化点，给予时钟某一定的延迟。然而，为了以最佳的识别相位使识别本文档来自技高网...

【技术保护点】
一种时钟数据再生电路，具备：相位同步用环路，其具有可变控制振荡频率的振荡器，使从所述振荡器输出的时钟信号和输入数据信号相位同步；识别电路，其按照识别用时钟信号识别所述输入数据信号，并输出；相位比较电路，其检测 由所述识别电路识别输出的输出数据信号和所述输入数据信号之间的相位差；和移相电路，其基于来自所述相位比较电路的比较结果输出，使从所述振荡器输出的时钟信号的相位移相，从所述移相电路输出的时钟信号，作为所述识别用时钟信号供给到所述 识别电路。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：和田茂己，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]