半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供衬底；在衬底上形成掩膜层，掩膜层暴露出部分衬底表面；以掩膜层为掩膜，采用等离子刻蚀工艺刻蚀衬底，在衬底内形成沟槽以及位于沟槽之间的有源区，等离子刻蚀工艺包括：进行第一刻蚀工艺，形成衬底内的初始沟槽以及位于初始沟槽之间的初始有源区，初始有源区顶部和侧壁之间构成角部区；在第一刻蚀工艺之后进行第二刻蚀工艺，向刻蚀腔内通入反应气体，使初始沟槽暴露出的角部区表面形成第一保护层；在第二刻蚀工艺之后进行第三刻蚀工艺，继续刻蚀初始沟槽底部的衬底，形成有源区和沟槽；在沟槽内形成绝缘层，有利于保护有源区的角部区，提高有源区尺寸的稳定性。提高有源区尺寸的稳定性。提高有源区尺寸的稳定性。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路的发展，传统的局部氧化隔离(Local Oxidation on Silixon，简称LOCOS)技术已经不能适应特征尺寸持续缩小的需求，成为影响器件性能的制约因素。浅沟槽隔离技术(Shallow Trench Isolation)取代了局部氧化隔离技术，用于集成电路隔离工艺中。浅沟槽隔离技术可以在全平坦的条件下消除局部氧化隔离技术的“鸟嘴”缺陷，绝缘层可以更厚，可以减少电极间的漏电流和承受更大的击穿电压。
[0003]浅沟槽隔离工艺中，首先利用干法刻蚀工艺在隔离区刻蚀出较浅的沟槽，利用高密度等离子体(High Density Plasma，简称HDP)工艺在沟槽中填充氧化物，而后使用机械化学研磨工艺除去多余的氧化层，从而在硅片上形成沟槽氧化物隔离的目的。
[0004]然而，现有浅沟槽隔离技术有待进一步改善。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底，所述衬底包括若干沟槽和位于所述若干沟槽之间的有源区，所述有源区顶部和侧壁之间构成角部区；位于所述沟槽暴露出的所述角部区表面的第一保护层；位于所述沟槽内的绝缘层。
[0006]可选的，所述第一保护层的材料包括氧化硅。
[0007]相应地，本专利技术技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成掩膜层，所述掩膜层暴露出部分所述衬底表面；以所述掩膜层为掩膜，采用等离子刻蚀工艺刻蚀所述衬底，在所述衬底内形成沟槽以及位于沟槽之间的有源区，所述等离子刻蚀工艺包括：进行第一刻蚀工艺，形成所述衬底内的初始沟槽以及位于所述初始沟槽之间的初始有源区，所述初始有源区顶部和侧壁之间构成角部区；在所述第一刻蚀工艺之后进行第二刻蚀工艺，向刻蚀腔内通入反应气体，使所述初始沟槽暴露出的所述角部区表面形成第一保护层；在所述第二刻蚀工艺之后进行第三刻蚀工艺，继续刻蚀所述初始沟槽底部的所述衬底，形成所述有源区和所述沟槽；在所述沟槽内形成绝缘层。
[0008]可选的，所述第一保护层的材料包括氧化硅。
[0009]可选的，所述第二刻蚀工艺的工艺参数包括：所述反应气体包括氧气，氧气的浓度大于或等于100sccm，射频功率大于或等于900W。
[0010]可选的，所述第二刻蚀工艺的工艺参数还包括：氧气的范围为100sccm至240sccm，射频功率范围为900W至1300W。
[0011]可选的，形成所述沟槽之后，且在形成所述绝缘层之前，还包括：在所述沟槽侧壁和底部表面形成第二保护层。
[0012]可选的，所述第二保护层的形成工艺包括原位水汽生成工艺。
[0013]可选的，所述第二保护层的厚度范围为至
[0014]可选的，所述绝缘层还位于相邻的掩膜层之间。
[0015]可选的，所述绝缘层的形成方法包括：在所述沟槽内和所述掩膜层表面形成绝缘材料层；平坦化所述绝缘材料层，直到暴露出所述掩膜层表面。
[0016]可选的，所述绝缘材料层的形成工艺包括高密度等离子体沉积工艺。
[0017]可选的，所述方法还包括：在形成所述绝缘层之后，去除所述掩膜层，暴露出所述有源区顶部表面；在所述有源区表面形成栅氧层和位于所述栅氧层表面的栅极。
[0018]可选的，所述掩膜层包括第一掩膜层和位于所述第一掩膜层上的第二掩膜层。
[0019]可选的，所述第一掩膜层的材料包括氧化硅；所述第二掩膜层的材料包括氮化硅。
[0020]可选的，所述第一刻蚀工艺的工艺参数包括：刻蚀气体包括HBr、CH2F2和CF4中的一者或多者的结合，气体流量范围15sccm至100sccm，刻蚀功率范围350W至1500W。
[0021]可选的，所述第三刻蚀工艺的工艺参数包括：HBr、SF6、CH2F2和CH3F中的一者或多者的结合，气体流量范围为20sccm至400sccm。
[0022]可选的，所述初始沟槽的深度范围为至
[0023]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0024]本专利技术技术方案提供的半导体结构的形成方法中，在采用等离子刻蚀工艺刻蚀所述衬底，在所述衬底内形成沟槽的过程中，采用第一刻蚀工艺形成初始沟槽，所述初始有源区顶部和侧壁之间构成角部区，之后的第二刻蚀工艺中，向刻蚀腔内通入反应气体，使所述初始沟槽、所述掩膜层暴露出的所述角部区表面形成第一保护层，所述第一保护层可以保护所述角部区，减少后续形成沟槽的刻蚀过程中对角部区的进一步刻蚀，有利于提高有源区尺寸的稳定性；另外，所述第一保护层在形成沟槽的刻蚀初期形成，相对于完成沟槽之后，通过消耗有源区而形成保护层的方式，对有源区顶部尺寸的影响较小，有利于提高器件性能的稳定性。
[0025]进一步，形成所述沟槽之后，且在形成所述绝缘层之前，还在所述沟槽侧壁和底部表面形成第二保护层；所述第二保护层的形成工艺包括原位水汽生成工艺。由于有源区的角部区已受有第一保护层保护，而且角部区是绝缘层形成过程中受等离子体刻蚀影响最大的区域，所述第二保护层的厚度不需要太高，进而减少所述第二保护层形成过程中，对角部区顶部掩膜层中的氮化硅的消耗而形成氧化硅的情况，进而减少了因角部区氧化硅较厚，而影响后续有源区顶部栅氧层厚度均匀性的情况。
附图说明
[0026]图1至图4是一种现有半导体结构的形成方法各步骤的结构示意图；
[0027]图5至图12是本专利技术实施例中的半导体结构的形成方法各步骤的结构示意图；
[0028]图13为本专利技术实施例中的半导体结构的形成方法中等离子刻蚀工艺的各步骤流程图。
具体实施方式
[0029]需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
[0030]如
技术介绍
所述，采用现有浅沟槽隔离技术有待进一步提高。现结合一种半导体结构的形成方法进行说明分析。
[0031]图1至图4是一种现有半导体结构的形成方法各步骤的结构示意图。
[0032]请参考图1，提供衬底100；在所述衬底100上形成掩膜材料层，所述掩膜材料层包括氧化硅材料层101和位于所述氧化硅材料层101表面的氮化硅材料层102。
[0033]请参考图2，图形化所述掩膜材料层，形成掩膜层，所述掩膜层包括氧化硅层103和氮化硅层104；以所述掩膜层为掩膜刻蚀所述衬底100，在所述衬底100内形成有源区105和相邻有源区105之间的沟槽106。
[0034]请参考图3，回刻所述掩膜层，使部分所述有源区105顶部表面暴露。
[0035]请参考图4，对所述沟槽106侧壁和底部表面进行氧化处理，形成所述沟槽106侧壁和底部表面的保护层107。
[0036本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括若干沟槽和位于所述若干沟槽之间的有源区，所述有源区顶部和侧壁之间构成角部区；位于所述沟槽暴露出的所述角部区表面的第一保护层；位于所述沟槽内的绝缘层。2.如权利要求1所述的半导体结构，其特征在于，所述第一保护层的材料包括氧化硅。3.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成掩膜层，所述掩膜层暴露出部分所述衬底表面；以所述掩膜层为掩膜，采用等离子刻蚀工艺刻蚀所述衬底，在所述衬底内形成沟槽以及位于沟槽之间的有源区，所述等离子刻蚀工艺包括：进行第一刻蚀工艺，形成所述衬底内的初始沟槽以及位于所述初始沟槽之间的初始有源区，所述初始有源区顶部和侧壁之间构成角部区；在所述第一刻蚀工艺之后进行第二刻蚀工艺，向刻蚀腔内通入反应气体，使所述初始沟槽暴露出的所述角部区表面形成第一保护层；在所述第二刻蚀工艺之后进行第三刻蚀工艺，继续刻蚀所述初始沟槽底部的所述衬底，形成所述有源区和所述沟槽；在所述沟槽内形成绝缘层。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括氧化硅。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺的工艺参数包括：所述反应气体包括氧气，氧气的浓度大于或等于100sccm，射频功率大于或等于900W。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺的工艺参数还包括：氧气的范围为100sccm至240sccm，射频功率范围为900W至1300W。7.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述沟槽之后，且在形成所述绝缘层之前，还包括：在所述沟槽侧壁和底部表面形成第二保护层。8.如权利要求7所述的半导体结构的形...

【专利技术属性】
技术研发人员：陈童庆，袁洋，朱作华，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：