芯片测试电路、自测试芯片及芯片测试系统技术方案

本申请实施例提供一种芯片测试电路、自测试芯片及芯片测试系统，该芯片测试电路包括：控制模块，模式生成模块，激励生成模块和检测模块。控制模块根据外部设备发来的测试信号生成激励源和测试模式信号，激励生成模块模块根据激励源生成激励信号并作用于被测试芯片的模拟电路模块，模式生成模块根据测试模式信号生成测试模式并作用于被测试芯片的数字电路模块，检测模块可以根据数字电路模块的第一测试结果得到第一运行状态，并根据模拟电路模块的第二测试结果得到第二运行状态，从而根据外部设备输入的测试信号，自动完成对被测试芯片的老化测试并得到测试结果，简化了测试复杂度，提高了测试效率。提高了测试效率。提高了测试效率。

【技术实现步骤摘要】
芯片测试电路、自测试芯片及芯片测试系统


[0001]本申请实施例涉及芯片测试
，尤其涉及一种芯片测试电路、自测试芯片及芯片测试系统。

技术介绍

[0002]集成电路芯片为满足可靠性要求，在出厂前必须进行老化(Burn in)测试。老化测试是指在一定时间内对芯片施加一定的应力，如电流、电压和温度等，以剔除有缺陷的产品，保证产品的可靠性。
[0003]如图1所示，传统的老化测试系统包括MCU/ASIC控制器，MCU/ASIC控制器中运行Burn in控制软件，通过I/O通信信号线与被测试芯片通信连接，输出控制信号，以控制被测试芯片完成测试。
[0004]然而，在传统的老化测试系统中，需要开发复杂的测试控制软件和硬件板级系统，投入较高的人力和物力。

技术实现思路

[0005]鉴于上述问题，本申请实施例提供了一种芯片测试电路、自测试芯片及芯片测试系统，解决了芯片的老化测试系统需要开发复杂的测试控制软件和硬件板级系统的问题，简化了芯片老化测试系统。
[0006]本申请实施例的第一方面，提供了一种芯片测试电路，包括：控制模块、模式生成模块、激励生成模块和检测模块；
[0007]其中，所述控制模块，用于接收来自外部设备的测试信号；根据所述测试信号，生成激励源和测试模式信号；将所述激励源输出至所述激励生成模块，并将所述测试模式信号输出至所述模式生成模块；
[0008]所述模式生成模块，用于接收所述测试模式信号，并根据所述测试模式信号生成测试模式，并输出至被测试芯片的数字电路模块；
[0009]所述激励生成模块，用于接收所述激励源，并根据所述激励源生成激励信号，并输出至所述被测试芯片的模拟电路模块；
[0010]所述检测模块，用于接收来自所述被测试芯片的数字电路模块的第一测试结果，以及来自所述被测试芯片的模拟电路模块的第二测试结果；根据所述第一测试结果，得到所述数字电路模块的第一运行状态，根据所述第二测试结果得到所述模拟电路模块的第二运行状态；将所述第一运行状态和所述第二运行状态输出至所述外部设备。
[0011]可选地，所述芯片测试电路还包括：
[0012]测试设计模块，连接于所述控制模块和所述被测试芯片之间；
[0013]所述控制模块还用于根据所述测试信号，生成控制信号，并输出至所述测试设计模块；
[0014]所述测试设计模块，用于接收所述控制信号，并根据所述控制信号生成测试设计
调试信号，根据所述测试设计调试信号对所述被测试芯片进行测试；
[0015]所述检测模块还用于接收来自所述被测试芯片的第三运行状态，并将所述第三运行状态输出至所述外部设备。
[0016]可选地，所述测试设计模块包括测试设计控制器和测试设计控制电路；
[0017]所述测试设计控制器，用于接收所述控制信号，根据所述控制信号生成所述测试设计调试信号，将所述测试设计调试信号输出至所述测试设计控制电路；
[0018]所述测试设计控制电路，用于接收所述测试设计调试信号，并根据所述测试设计调试信号对所述被测试芯片进行测试。
[0019]可选地，所述检测模块根据所述第一测试结果，得到所述数字电路模块的第一运行状态，进一步包括：
[0020]所述检测模块将所述第一测试结果与预设第一结果进行比较；在所述第一测试结果与所述预设第一结果相匹配的情况下，得到的所述第一运行状态。
[0021]可选地，所述检测模块根据所述第二测试结果得到所述模拟电路模块的第二运行状态，进一步包括：
[0022]所述检测模块将所述第二测试结果与预设第二结果进行比较；在所述第二测试结果与所述预设第二结果相匹配的情况下，得到所述第二运行状态。
[0023]可选地，所述模式生成模块根据所述测试模式信号生成的所述测试模式，至少包括：未启动老化测试模式，自动老化测试模式，老化测试设计调试模式和老化功能调试模式中的一种。
[0024]可选地，所述控制模块包括多个输入端，每个所述输入端用于接收所述外部设备输出的高电平信号或低电平信号，多个所述高电平信号或所述低电平信号按照接收顺序组合为电平信号序列，将所述电平信号序列确定为所述测试信号。
[0025]本申请实施例的第二方面，还提供一种自测试芯片，包括被测试芯片，以及如本申请实施例的第一方面中任一项所述的芯片测试电路，所述芯片测试电路设置在所述被测试芯片内部。
[0026]本申请实施例还提供一种芯片测试系统，包括：上位机以及至少一个如本申请实施例的第二方面所述的自测试芯片；
[0027]其中，所述上位机与所述自测试芯片的控制模块和检测模块连接；
[0028]所述上位机用于向所述控制模块输出测试信号；并接收所述检测模块发送的所述自测试芯片的运行状态；所述运行状态至少包括所述自测试芯片的数字电路模块的第一运行状态，所述自测试芯片的模拟电路模块的第二运行状态，以及所述自测试芯片的第三运行状态。
[0029]本申请实施例的技术方案，通过设置控制模块，模式生成模块，激励生成模块和检测模块，使得控制模块根据外部设备发来的测试信号生成激励源和测试模式信号，激励生成模块根据激励源生成激励信号并作用于被测试芯片的模拟电路模块，模式生成模块根据测试模式信号生成测试模式并作用于被测试芯片的数字电路模块，检测模块可以根据数字电路模块的第一测试结果得到第一运行状态，并根据模拟电路模块的第二测试结果得到第二运行状态。从而实现了根据外部设备输入的测试信号，自动完成对被测试芯片的老化测试并得到测试结果，无需针对被测试芯片开发复杂的测试控制软件和硬件板级系统，简化
了测试复杂度，提高了测试效率。
[0030]上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
[0031]为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032]图1为现有技术中老化测试系统的示意图；
[0033]图2为本申请实施例的芯片测试电路的示意图；
[0034]图3为本申请实施例的另一芯片测试电路的示意图；
[0035]图4为本申请实施例的自测试芯片的示意图；
[0036]图5为本申请实施例的芯片测试系统的示意图。
具体实施方式
[0037]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试电路，其特征在于，包括：控制模块、模式生成模块、激励生成模块和检测模块；其中，所述控制模块，用于接收来自外部设备的测试信号；根据所述测试信号，生成激励源和测试模式信号；将所述激励源输出至所述激励生成模块，并将所述测试模式信号输出至所述模式生成模块；所述模式生成模块，用于接收所述测试模式信号，并根据所述测试模式信号生成测试模式，并输出至被测试芯片的数字电路模块；所述激励生成模块，用于接收所述激励源，并根据所述激励源生成激励信号，并输出至所述被测试芯片的模拟电路模块；所述检测模块，用于接收来自所述被测试芯片的数字电路模块的第一测试结果，以及来自所述被测试芯片的模拟电路模块的第二测试结果；根据所述第一测试结果，得到所述数字电路模块的第一运行状态，根据所述第二测试结果得到所述模拟电路模块的第二运行状态；将所述第一运行状态和所述第二运行状态输出至所述外部设备。2.根据权利要求1所述的芯片测试电路，其特征在于，还包括：测试设计模块，连接于所述控制模块和所述被测试芯片之间；所述控制模块还用于根据所述测试信号，生成控制信号，并输出至所述测试设计模块；所述测试设计模块，用于接收所述控制信号，并根据所述控制信号生成测试设计调试信号，根据所述测试设计调试信号对所述被测试芯片进行测试；所述检测模块还用于接收来自所述被测试芯片的第三运行状态，并将所述第三运行状态输出至所述外部设备。3.根据权利要求2所述的芯片测试电路，其特征在于，所述测试设计模块包括测试设计控制器和测试设计控制电路；所述测试设计控制器，用于接收所述控制信号，根据所述控制信号生成所述测试设计调试信号，将所述测试设计调试信号输出至所述测试设计控制电路；所述测试设计控制电路，用于接收所述测试设计调试信号，并根据所述测试设计调试信号对所述被测试芯片...

【专利技术属性】
技术研发人员：历广绪，张俊，
申请(专利权)人：上海类比半导体技术有限公司，
类型：发明
国别省市：