【技术实现步骤摘要】
本申请实施例涉及保护电路，尤其涉及一种超低漏电的esd保护电路及芯片。
技术介绍
1、随着电器在生活中的运用，静电放电也成为了一种常见现象。在电器的制造或使用中，都有可能发生静电放电(electrostatic discharge，esd)。由于静电放电的瞬间电压通常非常高(>几千伏)，静电放电对元器件的损伤是毁灭性和永久性的，会造成集成电路直接烧毁。因此，预防静电损伤是所有集成电路设计和制造的头号难题。
2、目前针对静电放电现象的解决办法是，在制造设备时对电路设置硬件防护。常用的防护硬件例如二极管，利用电路正常工作时处于截止状态，不影响电路正常工作，当电路出现异常过压并达到其击穿电压时，迅速导通使瞬间电流流出，同时把异常高压箝制在一个安全水平之内，从而保护被保护的集成电路或线路。
3、但二极管在反向截止的时候，并不是完全理想的截止，依旧会有漏电流流出。大的漏电流会给电路带来较大的损耗，特别在高压应用场合。因此，如何降低电路中的漏电流，成为一个亟待解决的问题。
技术实现思路>
1、本文档来自技高网...
【技术保护点】
1.一种超低漏电的ESD保护电路，其特征在于，所述ESD保护电路的输入端与第一PIN脚连接，所述ESD保护电路的输出端与第二PIN脚连接；
2.根据权利要求1所述的电路，其特征在于，当所述第一PIN脚与所述第二PIN脚之间的电压大于或等于第一阈值时，所述ESD模块和所述漏电控制模块导通，以使所述第一PIN脚的电流经过所述ESD保护电路传导至所述第二PIN脚。
3.根据权利要求1所述的电路，其特征在于，所述漏电控制模块包括相连接的低漏电开关和第一电压控制模块；
4.根据权利要求3所述的电路，其特征在于，所述低漏电开关包括第一MOS管，...
【技术特征摘要】
1.一种超低漏电的esd保护电路，其特征在于，所述esd保护电路的输入端与第一pin脚连接，所述esd保护电路的输出端与第二pin脚连接；
2.根据权利要求1所述的电路，其特征在于，当所述第一pin脚与所述第二pin脚之间的电压大于或等于第一阈值时，所述esd模块和所述漏电控制模块导通，以使所述第一pin脚的电流经过所述esd保护电路传导至所述第二pin脚。
3.根据权利要求1所述的电路，其特征在于，所述漏电控制模块包括相连接的低漏电开关和第一电压控制模块；
4.根据权利要求3所述的电路，其特征在于，所述低漏电开关包括第一mos管，所述第一电压控制模块的输入端连接所述第一mos管的漏极，所述第一电压控制模块的第一输出端连接所述第一mos管的栅极，所述第一电压控制模块的第二输出端连接所述第一mos管的源极；
5.根据权利要求4所述的电路，其特征在于，所述esd模块包括第二mos管，所述第二mos管的源极与所述第一pin脚连接，所述第二mos管的漏极与所述第一mos管的源极连接。
【专利技术属性】
技术研发人员：陈原，王建，
申请(专利权)人：上海类比半导体技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。