半导体装置及用于形成避免其短路的字线结构的方法制造方法及图纸

本公开涉及一种半导体装置及一种用于形成避免其短路的字线结构的方法。所述半导体装置包含：衬底；存储器单元区，其提供于所述衬底上方；外围区，其提供于所述衬底上方且邻近于所述存储器单元区；多个字线，其跨越所述存储器单元区和所述外围区延伸；及多个触点，其分别连接到所述外围区中的所述多个字线中的偶数编号字线的边缘部分；其中所述多个字线中的所述偶数编号字线的所述边缘部分中的每一者的一侧邻近缺少奇数编号字线的部分；且其中所述多个字线中的所述偶数编号字线的所述边缘部分中的每一者的另一侧邻近另一奇数编号字线的切余部分。线的切余部分。线的切余部分。

【技术实现步骤摘要】
半导体装置及用于形成避免其短路的字线结构的方法


[0001]本公开涉及一种半导体装置及一种用于形成避免其短路的字线结构的方法。

技术介绍

[0002]举例来说，在例如动态随机存取存储器(下文称为DRAM)的半导体装置中，电路特征变得越来越精细，以便增加数据存储容量。举例来说，例如DRAM字线等布线的重复间距的大小减小，且字线之间的距离也有所减小。然而，当形成待连接到字线的接触电极时，如果定位与字线未对准，那么在一些情况下，接触电极可与相邻字线形成短路。

技术实现思路

[0003]在一个方面中，本公开公开一种半导体装置，其包括：衬底；存储器单元区，其提供于所述衬底上方；外围区，其提供于所述衬底上方且邻近于所述存储器单元区；多个字线，其跨越所述存储器单元区和所述外围区延伸；及多个触点，其分别连接到所述外围区中的所述多个字线中的偶数编号字线的边缘部分；其中所述多个字线中的所述偶数编号字线的所述边缘部分中的每一者的一侧邻近缺少奇数编号字线的部分；且其中所述多个字线中的所述偶数编号字线的所述边缘部分中的每一者的另一侧邻近另一奇数编号字线的切余部分。
[0004]在另一方面中，本公开公开一种半导体装置，其包括：衬底；存储器单元区，其提供于所述衬底上方；外围区，其提供于所述衬底上方，且邻近于所述存储器单元区；及第一、第二和第三字线，其跨越所述存储器单元区和所述外围区延伸；其中所述第一字线邻近地提供于所述第二字线与所述第三字线之间；其中所述外围区中的所述第一字线的第一长度长于所述外围区中的所述第二字线的第二长度；且其中所述外围区中的所述第二字线的所述第二长度长于所述外围区中的所述第三字线的第三长度。
附图说明
[0005]图1为说明根据第一和第二实施例的半导体装置的存储器单元区的部分的示意性配置的平面视图。图1A为说明存储器片块的示意性配置的平面视图。
[0006]图2为说明根据第一和第二实施例的半导体装置的存储器单元区的示意性配置的平面布局图，且为图1A中的存储器片块末端区X的放大视图。
[0007]图3为说明根据第一和第二实施例的半导体装置的存储器单元区的示意性配置的平面视图布局图，且为图1A中的存储器片块末端区Y的放大视图。
[0008]图4为说明根据第一和第二实施例的半导体装置的总体示意性配置的实例的纵向截面视图。
[0009]图5A和5B为说明形成根据第一实施例的半导体装置的方法的图，且说明示范性处理阶段中的示意性配置的实例。图5A为说明示范性处理阶段中的示意性配置的实例的平面视图。图5B为说明沿图5A中的线A
‑
A、B
‑
B及C
‑
C的部分的示意性配置的纵向截面视图。
[0010]图6A和6B为说明形成根据第一实施例的半导体装置的方法的图，且说明在图5A和5B中所说明的处理阶段之后的示范性处理阶段中的示意性配置的实例。图6A为说明示范性处理阶段中的示意性配置的实例的平面视图。图6B为说明沿图6A中的线A
‑
A、B
‑
B及C
‑
C的部分的示意性配置的纵向截面视图。
[0011]图7A和7B为说明形成根据第一实施例的半导体装置的方法的图，且说明在图6A和6B中所说明的处理阶段之后的示范性处理阶段中的示意性配置的实例。图7A为说明示范性处理阶段中的示意性配置的实例的平面视图。图7B为说明沿图7A中的线A
‑
A、B
‑
B及C
‑
C的部分的示意性配置的纵向截面视图。
[0012]图8A和8B为说明形成根据第一实施例的半导体装置的方法的图，且说明在图7A和7B中所说明的处理阶段之后的示范性处理阶段中的示意性配置的实例。图8A为说明示范性处理阶段中的示意性配置的实例的平面视图。图8B为说明沿图8A中的线A
‑
A、B
‑
B及C
‑
C的部分的示意性配置的纵向截面视图。
[0013]图9A到9C为说明形成根据第一实施例的半导体装置的方法的图，且说明在图8A和8B中所说明的处理阶段之后的示范性处理阶段中的示意性配置的实例。图9A为说明示范性处理阶段中的示意性配置的实例的平面视图。图9B为说明沿图9A中的线A
‑
A及C
‑
C的部分的示意性配置的纵向截面视图。图9C为说明沿图9A中的线B
‑
B的部分的示意性配置的纵向截面视图。
[0014]图10A到10C为说明形成根据第一实施例的半导体装置的方法的图，且说明在图9A、9B和9C中所说明的处理阶段之后的示范性处理阶段中的示意性配置的实例。图10A为说明示范性处理阶段中的示意性配置的实例的平面视图。图10B为说明沿图10A中的线A
‑
A及C
‑
C的部分的示意性配置的纵向截面视图。图10C为说明沿图10A中的线B
‑
B的部分的示意性配置的纵向截面视图。
[0015]图11A到11C为说明形成根据第一实施例的半导体装置的方法的图，且说明在图10A到10C中所说明的处理阶段之后的示范性处理阶段中的示意性配置的实例。图11A为说明示范性处理阶段中的示意性配置的实例的平面视图。图11B为说明沿图11A中的线A
‑
A及C
‑
C的部分的示意性配置的纵向截面视图。图11C为说明沿图11A中的线B
‑
B的部分的示意性配置的纵向截面视图。
[0016]图12A到12E为说明形成根据第一实施例的半导体装置的方法的图，且说明在图11A到11C之后的示范性处理阶段中的示意性配置的实例。图12A为说明示范性处理阶段中的示意性配置的实例的平面视图。图12B为说明沿图12A中的线A
‑
A的部分的示意性配置的纵向截面视图。图12C为说明沿图12A中的线B
‑
B的部分的示意性配置的纵向截面视图。图12D为说明沿图12A中的线C
‑
C的部分的示意性配置的纵向截面视图。图12E为说明沿图12A中的线D
‑
D的部分的示意性配置的纵向截面视图。
[0017]图13A到13D为说明形成根据第一实施例的半导体装置的方法的图，且说明在图12A到12E中所说明的处理阶段之后的示范性处理阶段中的示意性配置的实例。图13A为说明示范性处理阶段中的示意性配置的实例的平面视图。图13B为说明沿图13A中的线A
‑
A的部分的示意性配置的纵向截面视图。图13C为说明沿图13A中的线B
‑
B的部分的示意性配置的纵向截面视图。图13D为说明沿图13A中的线C
‑
C的部分的示意性配置的纵向截面视图。
[0018]图14A到14E为说明形成根据第一实施例的半导体装置的方法的图，且说明在图
13A到13D中所说明的处理阶段之后的示范性处理阶段中的示意性配置的实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其包括：衬底；存储器单元区，其提供于所述衬底上方；外围区，其提供于所述衬底上方且邻近于所述存储器单元区；多个字线，其跨越所述存储器单元区和所述外围区延伸；及多个触点，其分别连接到所述外围区中的所述多个字线中的偶数编号字线的边缘部分；其中所述多个字线中的所述偶数编号字线的所述边缘部分中的每一者的一侧邻近缺少奇数编号字线的部分；且其中所述多个字线中的所述偶数编号字线的所述边缘部分中的每一者的另一侧邻近另一奇数编号字线的切余部分。2.根据权利要求1所述的半导体装置，进一步包括：额外外围区，其提供于所述衬底上方，使得所述存储器单元区布置于所述外围区与所述额外外围区之间，且所述多个字线在所述额外外围区上方延伸；及多个额外触点，其分别连接到所述额外外围区中的所述多个字线中的奇数编号字线的边缘部分；其中所述多个字线中的所述偶数编号字线的所述边缘部分中的每一者的一侧邻近缺少偶数编号字线的部分；且其中所述多个字线中的所述奇数编号字线的所述边缘部分中的每一者的另一侧邻近另一偶数编号字线的额外切余部分。3.根据权利要求1所述的半导体装置,其中所述切余部分为电浮动的。4.根据权利要求2所述的半导体装置，其中所述额外切余部分为电浮动的。5.根据权利要求1所述的半导体装置，其中所述存储器单元区包含多个存储器单元。6.根据权利要求5所述的半导体装置，其中所述多个字线中的每一者耦合到所述多个存储器单元中的对应存储器单元以控制对所述多个存储器单元中的所述对应存储器单元的存取。7.根据权利要求1所述的半导体装置，其中所述多个字线中的每一者嵌入于所述衬底的沟槽中。8...

【专利技术属性】
技术研发人员：本田春孝，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：