半导体存储器设备和操作半导体存储器设备的方法技术

本文提供了半导体存储器设备和操作半导体存储器设备的方法。半导体存储器设备可以包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列可以包括多个存储器单元。外围电路可以对多个存储器单元之中的、与选择的字线耦合的选择的存储器单元执行编程操作。控制逻辑可以控制外围电路的编程操作。编程操作可以包括多个编程循环。编程循环中的每个编程循环可以包括编程阶段和验证阶段。验证阶段可以包括一个或多个验证操作。控制逻辑还可以被配置为在编程操作期间，对在多个编程循环中的一个编程循环中包括的验证阶段中由外围电路执行的验证操作的数目进行计数。验证操作的数目进行计数。验证操作的数目进行计数。

Semiconductor memory devices and methods of operating semiconductor memory devices

【技术实现步骤摘要】
半导体存储器设备和操作半导体存储器设备的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年1月19日提交的韩国专利申请号10
‑
2021
‑
0007394的优先权，其全部内容通过引用并入本文。


[0003]本公开的各种实施例总体上涉及电子设备，并且更具体地涉及半导体存储器设备和操作半导体存储器设备的方法。

技术介绍

[0004]半导体存储器设备可以具有其中串被水平地布置在半导体衬底上的二维(2D)结构。备选地，半导体存储器设备可以具有其中串被竖直堆叠在半导体衬底上的三维(3D)结构。由于具有2D结构的存储器设备正在达到其物理扩展极限(即，集成度的极限)，已生产了包括在半导体衬底上竖直堆叠的多个存储器单元的3D存储器设备。

技术实现思路

[0005]本公开的各种实施例涉及可以增强编程操作的可靠性的半导体存储器设备和操作半导体存储器设备的方法。
[0006]本公开的一个实施例可以提供半导体存储器设备。半导体存储器设备可以包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列可以包括多个存储器单元。外围电路可以被配置为对多个存储器单元之中的、与选择的字线耦合的选择的存储器单元执行编程操作。控制逻辑可以被配置为控制外围电路的编程操作。编程操作可以包括多个编程循环。多个编程循环中的每个编程循环可以包括编程阶段和验证阶段。验证阶段可以包括一个或多个验证操作。控制逻辑还可以被配置为：在编程操作期间，对在多个编程循环中的一个编程循环中包括的验证阶段中由外围电路执行的验证操作的数目进行计数。
[0007]本公开的一个实施例可以提供操作半导体存储器设备的方法，半导体存储器设备包括多个存储器单元。方法可以包括执行对多个存储器单元中的、与选择的字线耦合的存储器单元进行编程的编程操作。编程操作包括多个编程循环，并且多个编程循环中的每个编程循环可以包括向选择的字线施加编程电压、对与选择的字线耦合的存储器单元执行与一个或多个编程状态分别对应的一个或多个验证操作、以及对所执行的验证操作的数目进行计数。
[0008]本公开的一个实施例可以提供半导体存储器设备。半导体存储器设备可以包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列可以包括多个存储器单元。外围电路可以被配置为对多个存储器单元之中的、与选择的字线耦合的选择的存储器单元执行编程操作。控制逻辑可以被配置为控制外围电路的编程操作。编程操作可以包括多个编程循环。多个编程循环中的每个编程循环可以包括编程阶段和验证阶段。验证阶段可以包括一个或多个验证操作。控制逻辑可以包括验证操作计数器、最大验证操作数目存储装置和过度验
证操作检测器。验证操作计数器可以被配置为在编程操作期间，对在多个编程循环中的一个编程循环中由外围电路执行的验证操作的数目进行计数。最大验证操作数目存储装置可以被配置为存储最大验证操作数目。过度验证操作检测器可以被配置为将在编程循环中执行的验证操作的数目与最大验证操作数目进行比较，并且基于比较的结果来确定编程操作是否已成功。
[0009]本公开的一个实施例可以提供操作半导体存储器设备的方法。方法可以包括：对选择的存储器单元执行一个或多个循环操作的编程操作，循环操作中的每个循环操作由编程电压施加操作以及分别针对一个或多个目标编程状态的一个或多个验证操作来配置；以及当循环操作中的一个循环操作内的验证操作的数目变得大于阈值时，将编程操作确定为失败。
附图说明
[0010]图1是图示了根据本公开的一个实施例的半导体存储器设备的框图。
[0011]图2是图示了根据本公开的一个实施例的图1的存储器单元阵列的示图。
[0012]图3是图示了根据本公开的一个实施例的图2的存储器块BLK1至BLKz中的存储器块BLKa的电路图。
[0013]图4是图示了根据本公开的一个实施例的图2的存储器块BLK1至BLKz中的存储器块BLKb的一个示例的电路图。
[0014]图5是图示了根据本公开的一个实施例的在图1的存储器单元阵列110中包括的存储器块BLK1至BLKz中的存储器块BLKc的一个示例的电路图。
[0015]图6是图示了根据本公开的一个实施例的在编程操作中包括的多个编程循环以及在每个编程循环中包括的编程阶段和验证阶段的示图。
[0016]图7是图示了多级单元(MLC)的阈值电压分布的曲线图。
[0017]图8是图示了三级单元(TLC)的阈值电压分布的曲线图。
[0018]图9是图示了根据本公开的一个实施例的在编程阶段中施加的编程电压和在验证阶段中施加的验证电压的示图。
[0019]图10是详细图示了根据本公开的一个实施例的图9的编程电压和验证电压的示图。
[0020]图11是图示了根据本公开的一个实施例的在图1中图示的控制逻辑140的示图。
[0021]图12是图示了根据本公开的一个实施例的操作半导体存储器设备的方法的流程图。
[0022]图13A和图13B是图示了根据本公开的一个实施例的操作半导体存储器设备的方法的示图。
[0023]图14A和图14B是图示了根据本公开的一个实施例的操作半导体存储器设备的方法的示图。
[0024]图15是图示了根据本公开的一个实施例的包括图1的半导体存储器设备的存储器系统的框图。
[0025]图16是图示了图15的存储器系统的应用的示例的框图。
[0026]图17是图示了包括参考图16描述的存储器系统的计算系统的框图。
具体实施方式
[0027]在本说明书或申请中介绍的本公开的实施例中的具体结构或功能描述被公开来描述根据本公开的构思的实施例。根据本公开的构思的实施例可以以各种形式来实践，并且不应被解释为限于说明书中描述的实施例。
[0028]图1是图示了根据本公开的一个实施例的半导体存储器设备的框图。
[0029]参考图1，半导体存储器设备100包括存储器单元阵列110、地址解码器120、读取和写入电路130、控制逻辑140、电压生成器150和电流感测电路160。
[0030]存储器单元阵列110可以包括多个存储器块BLK1至BLKz。存储器块BLK1至BLKz通过字线WL而被耦合到地址解码器120。存储器块BLK1至BLKz通过位线BL1至BLm而被耦合到读取和写入电路130。存储器块BLK1至BLKz中的每个存储器块包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元，并且可以被实现为具有垂直沟道结构的非易失性存储器单元。存储器单元阵列110可以被实现为具有二维(2D)结构的存储器单元阵列。在一个实施例中，存储器单元阵列110可以被实现为具有三维(3D)结构的存储器单元阵列。此外，在存储器单元阵列中包括的每个存储器单元可以存储至少一位数据。在一个实施例中，在存储器单元阵列110中包括的每个存储器单元可以是存储1位数据的单级单元(SLC)。在一个实施例中，在存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器设备，包括：存储器单元阵列，包括多个存储器单元；外围电路，被配置为对所述多个存储器单元之中的、与选择的字线耦合的选择的存储器单元执行编程操作；控制逻辑，被配置为控制所述外围电路的所述编程操作；其中所述编程操作包括多个编程循环，所述多个编程循环中的每个编程循环包括编程阶段和验证阶段，并且所述验证阶段包括一个或多个验证操作，并且其中所述控制逻辑还被配置为：在所述编程操作期间，对在所述多个编程循环中的一个编程循环中包括的所述验证阶段中由所述外围电路执行的所述验证操作的数目进行计数。2.根据权利要求1所述的半导体存储器设备，其中所述控制逻辑还被配置为确定所述验证操作的所述数目是否大于所设置的最大验证操作数目。3.根据权利要求2所述的半导体存储器设备，其中所述控制逻辑还被配置为：当所述验证操作的所述数目大于所述所设置的最大验证操作数目时，确定所述编程操作已失败。4.根据权利要求2所述的半导体存储器设备，其中所述控制逻辑还被配置为：当所述验证操作的所述数目不大于所述所设置的最大验证操作数目时，控制所述外围电路，使得所述多个编程循环中的后续编程循环在所述编程操作期间被执行。5.根据权利要求2的半导体存储器设备，其中所述控制逻辑包括：验证操作计数器，被配置为对在所述编程循环中执行的所述验证操作的所述数目进行计数；最大验证操作数目存储装置，被配置为存储所述所设置的最大验证操作数目；以及过度验证操作检测器，被配置为将在所述编程循环中执行的所述验证操作的所述数目与所述所设置的最大验证操作数目进行比较。6.根据权利要求2所述的半导体存储器设备，其中所述控制逻辑还被配置为：当所述验证操作的所述数目不大于所述所设置的最大验证操作数目时，确定与所有编程状态相对应的所述验证操作是否已通过。7.根据权利要求6所述的半导体存储器设备，其中所述控制逻辑还被配置为：当与所有编程状态相对应的所述验证操作已通过时，确定所述编程操作已成功。8.根据权利要求6所述的半导体存储器设备，其中所述控制逻辑还被配置为：当与所有编程状态相对应的所述验证操作尚未通过时，确定当前编程循环数目是否已达到最大编程循环数目。9.根据权利要求8所述的半导体存储器设备，其中所述控制逻辑还被配置为：当所述当前编程循环数目已达到所述最大编程循环数目时，确定所述编程操作已失败。10.根据权利要求8所述的半导体存储器设备，其中所述控制逻辑还被配置为：当所述当前编程循环数目尚未达到所述最大编程循环数目时，控制所述外围电路，使得所述多个编程循环中的后续编程循环在所述编程操作期间被执行。11.一种操作半导体存储器设备的方法，所述半导体存储器设备包括多个存储器单元，所述方法包括执行对所述多个存储器单元之中的、与选择的字线耦...

【专利技术属性】
技术研发人员：郑载烨，黄盛炫，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：