耦合到下拉晶体管的字线及相关装置、系统及方法制造方法及图纸

本申请大体上涉及耦合到下拉晶体管的字线及相关装置、系统及方法。公开包含耦合到下拉晶体管的字线的存储器装置。存储器装置可包含若干存储器单元、第一字线及第二字线。所述第一字线可经配置以将电压施加到若干晶体管以存取所述若干存储器单元中的至少一者。所述第一字线可包含电耦合到第一驱动器的第一部分及电耦合到下拉晶体管的栅极的第二部分。所述第二字线可定位成邻近于所述第一字线。所述第二字线可包含电耦合到第二驱动器的第三部分及电耦合到所述下拉晶体管的端子的第四部分。还公开相关联系统。分。还公开相关联系统。分。还公开相关联系统。

【技术实现步骤摘要】
耦合到下拉晶体管的字线及相关装置、系统及方法
[0001]优先权主张
[0002]本申请要求2020年11月12日申请的针对“耦合到下拉晶体管的字线及相关装置、系统及方法(WORD LINES COUPLED TO PULL
‑
DOWN TRANSISTORS,AND RELATED DEVICES,SYSTEMS,AND METHODS)”的序列号为17/096,476的美国专利申请案的申请日期的权益。


[0003]本公开的实施例涉及存储器装置。更具体来说，各种实施例涉及包含耦合到下拉晶体管的字线的存储器装置及相关方法、装置及系统。

技术介绍

[0004]存储器装置通常被提供作为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含(举例来说)随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双倍数据速率存储器(DDR)、低功率双倍数据速率存储器(LPDDR)、相变存储器(PCM)及快闪存储器。
[0005]存储器装置可包含经配置以可通过字线及位线存取的许多存储器单元。字线可相对于存储器单元平行延伸。

技术实现思路

[0006]本公开的一或多个实施例可包含一种存储器装置。所述存储器装置可包含若干存储器单元、第一字线及第二字线。所述第一字线可经配置以将电压施加到若干晶体管以存取所述若干存储器单元中的至少一者。所述第一字线可包含电耦合到第一驱动器的第一部分及电耦合到下拉晶体管的栅极的第二部分。所述第二字线可定位成邻近于所述第一字线。所述第二字线可包含电耦合到第二驱动器的第三部分及电耦合到所述下拉晶体管的漏极的第四部分。
[0007]本公开的另一实施例可包含一种存储器装置。所述存储器装置可包含第一字线。所述第一字线可经配置以将电压施加到若干晶体管以存取所述存储器装置的若干存储器单元。所述第一字线可包含电耦合到驱动器的第一部分及第二部分。所述第二部分可电耦合到：第一下拉晶体管的栅极；第二下拉晶体管的漏极；及第三下拉晶体管的漏极。
[0008]本公开的又另一实施例可包含一种系统。所述系统可包含：至少一个输入装置；至少一个输出装置；至少一个处理器装置；及至少一个存储器装置。所述至少一个处理器装置可操作地耦合到所述输入装置及所述输出装置。所述存储器装置可操作地耦合到所述至少一个处理器装置。所述存储器装置可包含：第一字线；第二字线及第一下拉晶体管。所述第一字线可经配置以将电压施加到若干晶体管以存取所述存储器装置的若干存储器单元。所述第二字线可邻近所述第一字线。所述第一下拉晶体管可包含漏极及栅极。所述漏极可电耦合到所述第一字线。所述栅极可电耦合到所述第二字线。
附图说明
[0009]虽然本公开以特别指出且清楚地主张特定实施例的权利要求书结束，但在结合附图阅读时，可从以下描述更容易地确定本公开的范围内的实施例的各种特征及优势，其中：
[0010]图1是说明根据本公开的至少一个实施例的实例存储器装置的框图；
[0011]图2是说明存储器装置的字线及驱动器的示意图；
[0012]图3是说明根据本公开的至少一个实施例的存储器装置的字线及下拉晶体管的实例配置的示意图；
[0013]图4是说明根据本公开的至少一个实施例的存储器装置的字线及下拉晶体管的另一实例配置的示意图；
[0014]图5是说明根据本公开的至少一个实施例的实例存储器系统的简化框图；及
[0015]图6是说明根据本公开的至少一个实施例的实例电子系统的简化框图。
具体实施方式
[0016]一些存储器装置包含若干存储器单元，每一存储器单元经配置以存储一位信息(例如)作为电容器上的电荷。存储器装置进一步包含经配置以提供对若干存储器单元的存取的存取晶体管、字线及位线。对存储器单元的存取可提供个别地对存储器单元进行放电及充电以将数据共同读取及写入到存储器单元的能力。字线及位线可在存储器单元周围、上方及/或下方布置成行及列。字线可为长导电线、平行布置、紧密间隔且经配置以个别地充电。
[0017]字线可能受电容耦合的影响。举例来说，当特定字线以存取电压充电(例如，以激活存取晶体管)时，邻近于所述特定字线的字线可通过电容耦合接收电压。对不希望被存取的字线进行充电(甚至部分充电)可导致存储器单元的放电(或部分放电)，此可能损害存储器装置的性能。
[0018]本公开的一些实施例包含电耦合到字线的一或多个下拉晶体管以降低字线之间的电容耦合的效应。本公开的一些实施例包含电耦合在字线对之间的一或多个下拉晶体管，使得对特定字线充电可激活所述下拉晶体管中的至少一者以下拉接近所述特定字线的字线的电压。下拉附近字线的电压可降低经充电字线与一或多个附近字线之间的电容耦合的效应。
[0019]图1是说明根据本公开的至少一个实施例的实例存储器装置100的功能框图。存储器装置100可包含(举例来说)DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、SDRAM(同步动态随机存取存储器)、DDR SDRAM(双倍数据速率SDRAM，例如DDR4 SDRAM及类似者)、SGRAM(同步图形随机存取存储器)或三维(3D)DRAM。可集成在半导体芯片上的存储器装置100可包含存储器阵列102。
[0020]在图1的实施例中，存储器阵列102展示为包含8个存储器存储体BANK0到7。在其它实施例的存储器阵列102中可包含更多或更少存储体。每一存储器存储体包含若干存取线(字线WL)、若干数据线(位线BL及/BL)及布置在所述若干字线WL及所述若干位线BL及/BL的相交点处的若干存储器单元MC。字线WL的选择可由行解码器104来执行且位线BL及/BL的选择可由列解码器106来执行。在图1的实施例中，行解码器104可包含用于每一存储体BANK0到7的相应行解码器，且列解码器106可包含用于每一存储器存储体BANK0到7的相应列解码
器。此外，尽管图1中未说明，但存储器阵列102可包含(例如)布置成堆叠(例如，3D堆叠)的任何数目的层。
[0021]位线BL及/BL耦合到相应感测放大器SAMP。来自位线BL或/BL的读取数据可通过感测放大器SAMP放大，且经由互补本地数据线(LIOT/B)、传送门(TG)及互补主数据线(MIOT/B)传送到读取/写入放大器160。相反地，从读取/写入放大器160输出的写入数据可经由互补主数据线MIOT/B、传送门TG及互补本地数据线LIOT/B传送到感测放大器SAMP，且写入耦合到位线BL或/BL的存储器单元MC中。
[0022]存储器装置100通常可经配置以经由各种端子(例如地址端子110、命令端子112、时钟端子114、数据端子116及数据屏蔽端子118)接收各种输入(例如，来自外部控制器)。存储器装置100可包含额外端子，例如电源端子120及电源端子122。
[0023]在预期操作期间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：若干存储器单元；第一字线，其经配置以将电压施加到若干晶体管以存取所述若干存储器单元的至少一个存储器单元，所述第一字线包括：第一部分，其电耦合到第一驱动器；及第二部分，其电耦合到下拉晶体管的栅极；及第二字线，其定位成邻近于所述第一字线，所述第二字线包括：第三部分，其电耦合到第二驱动器；及第四部分，其电耦合到所述下拉晶体管的端子。2.根据权利要求1所述的存储器装置，其中所述第二字线的所述第四部分额外地电耦合到第二下拉晶体管的栅极，所述第二下拉晶体管的端子电耦合到所述第一字线的所述第二部分。3.根据权利要求1所述的存储器装置，其进一步包括定位成邻近于所述第一字线的第三字线，所述第三字线包括电耦合到第二下拉晶体管的端子的第五部分，所述第二下拉晶体管的栅极电耦合到所述第一字线的所述第二部分。4.根据权利要求3所述的存储器装置，其中所述第三字线的所述第五部分额外地电耦合到第三下拉晶体管的栅极，所述第三下拉晶体管的端子电耦合到所述第一字线的所述第二部分。5.根据权利要求1所述的存储器装置，其进一步包括定位成邻近于所述第二字线的第三字线，所述第三字线包括电耦合到第二下拉晶体管的端子的第五部分，所述第二下拉晶体管的栅极电耦合到所述第一字线的所述第二部分。6.根据权利要求5所述的存储器装置，其中所述第三字线的所述第五部分额外地电耦合到第三下拉晶体管的栅极，所述第三下拉晶体管的端子电耦合到所述第一字线的所述第二部分。7.根据权利要求1所述的存储器装置，其中所述第一字线基本上平行于所述第二字线延伸。8.根据权利要求7所述的存储器装置，其中所述第一字线的所述第一部分邻近于所述第二字线的所述第三部分，且所述第一字线的所述第二部分邻近于所述第二字线的所述第四部分。9.根据权利要求1所述的存储器装置，其中所述存储器装置包括三维3D动态随机存取存储器DRAM。10.一种存储器装置，其包括：第一字线，其经配置以将电压施加到若干晶体管以存取若干存储器单元，所述第一字线包括：第一部分，其电耦合到驱动器；及第二部分，其电耦合到：第一下拉晶体管的栅极；第二下拉晶体管的端子；及第三下拉晶体管的端子。
11.根据权利要求10所述的存储器装置，其进一步包括：第二字线，其定位成邻近于所述第一字线，所述第二字线包括：第三部分，其电耦合到第二驱动器；及第四部分，其电耦合到：所述第一下拉晶体管的端子；及所述第二下拉晶体管的栅极。12.根据权利要...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：