用于减少存储器单元中的读取干扰的电压分布制造技术

本公开提供一种集成电路存储器装置，其具有：存储器单元；电流传感器，其经连接到所述存储器单元；电压驱动器，其经连接到所述存储器单元；及泄放电路，其经连接到所述电压驱动器。在用以读取所述存储器单元的操作期间，所述电压驱动器驱动施加在所述存储器单元上的电压。在其中所述电流传感器操作以确定所述存储器单元中是否存在至少预定电平的电流的时间段期间激活所述泄放电路以减小所述电压。期间激活所述泄放电路以减小所述电压。期间激活所述泄放电路以减小所述电压。

【技术实现步骤摘要】
【国外来华专利技术】用于减少存储器单元中的读取干扰的电压分布
[0001]相关申请案
[0002]本申请案主张2019年10月22日申请且标题为“用于减少存储器单元中的读取干扰的电压分布(VOLTAGE PROFILE FOR REDUCTION OF READ DISTURB IN MEMORY CELLS)”的第16/660,590号美国专利申请案的优先权，所述申请案的全部公开以引用的方式并入本文中。


[0003]本文中所公开的至少一些实施例大体上涉及用于将电压施加到存储器单元的电压驱动器且更特定来说但不限于，用以在读取操作期间减少存储器单元中的读取干扰的电压分布。

技术介绍

[0004]存储器集成电路可具有形成在半导体材料的集成电路裸片上的一或多个存储器单元阵列。存储器单元是可个别地使用或操作以存储数据的最小存储器单位。一般来说，存储器单元可存储一或多个位的数据。
[0005]已针对存储器集成电路开发不同类型的存储器单元，例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、或非(NOR)快闪存储器、电可擦可编程只读存储器(EEPROM)、快闪存储器等。
[0006]一些集成电路存储器单元是易失性的且需要电力来维持存储在所述单元中的数据。易失性存储器的实例包含动态随机存取存储器(DRAM)及静态随机存取存储器(SRAM)。
[0007]一些集成电路存储器单元是非易失性的且即使在未被供电时仍可保留经存储数据。非易失性存储器的实例包含快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)及电可擦除可编程只读存储器(EEPROM)存储器等。快闪存储器包含与非(NAND)型快闪存储器或或非(NOR)型快闪存储器。NAND存储器单元基于NAND逻辑门；且NOR存储器单元基于NOR逻辑门。
[0008]交叉点存储器(例如，3D XPoint存储器)使用非易失性存储器单元阵列。交叉点存储器中的存储器单元是无晶体管的。此类存储器单元中的每一者可具有作为列一起堆叠在集成电路中的相变存储器装置及选择装置。此类列的存储器单元经由在彼此垂直的方向上延伸的导线的两个层连接在集成电路中。两个层中的一者在存储器单元上方；而另一层在存储器元件列下方。因此，可在两个层中的每一者上的一个导线的交叉点处个别地选择每一存储器单元。交叉点存储器装置是快速及非易失性的且可用作用于处理及存储的统一存储器集区。
[0009]非易失性集成电路存储器单元可经编程以通过在编程/写入操作期间将一个电压或电压模式施加到所述存储器单元来存储数据。编程/写入操作将所述存储器单元设置在对应于所述数据经编程/存储到所述存储器单元中的状态。通过检查所述存储器单元的状
态，可在读取操作中检索存储在所述存储器单元中的数据。读取操作通过施加电压来确定所述存储器单元的状态且确定所述存储器单元是否在对应于预定义状态的电压下变为导通。
[0010]经施加以读取集成电路中的存储器单元的(若干)电压可干扰集成电路中的存储器单元及/或附近存储器单元的状态。读取干扰效应可致使从附近存储器单元检索数据时出错。
附图说明
[0011]在附图中以实例而非限制的方式说明实施例，在附图中类似参考指示类似元件。
[0012]图1展示根据一些实施例的在读取存储器单元时使用泄放电路以改变由电压驱动器驱动的电压分布。
[0013]图2展示根据一个实施例的由泄放电路调整以减少读取干扰的电压分布。
[0014]图3展示根据一个实施例的配置有驱动器以实施用于减少读取干扰的电压分布的存储器装置。
[0015]图4展示根据一个实施例的具有经配置以实施用于减少干扰的电压分布的位线驱动器及字线驱动器的存储器单元。
[0016]图5展示根据一个实施例的用以将读取电压施加在存储器单元上的方法。
具体实施方式
[0017]本文中所公开的至少一些实施例提供用以减少非易失性集成电路存储器中的读取干扰的系统、方法及设备。
[0018]在一些实施方案中，交叉点存储器可使用具有选择装置但不具有相变存储器装置的存储器单元。例如，存储器单元可为具有可变阈值能力的单片合金。此单元的读取/写入操作可基于对所述单元进行阈值化，同时以与对具有作为列堆叠在一起的选择装置及相变存储器装置的存储器单元的读取/写入操作类似的方式抑制处于亚阈值偏压的其它单元。
[0019]具有选择装置但不具有相变存储器装置的此存储器单元可在交叉点存储器中进行编程以具有阈值电压窗口。可通过将具有相反极性的编程脉冲施加到选择装置来创建阈值电压窗口。例如，可加偏压于选择装置以在选择装置的两侧之间具有正电压差，或在选择装置的相同两侧之间具有负电压差。当正电压差被视为处于正极性时，负电压差被视为处于与正极性相反的负极性。可利用给定/固定极性执行读取。当被编程时，存储器单元具有低阈值(例如，低于已经复位的单元，或已经编程以具有高阈值的单元)，使得在读取操作期间，读取电压可致使经编程单元变为导通，而复位单元保持非导通。
[0020]在用以确定复位单元(例如，具有高阈值的单元)是否导通的时间段内施加在所述单元上的电压应力可减小复位单元的电压阈值。当在多个读取操作之后充分减小电压阈值时，所述单元可在读取操作期间变为导通，这可导致对所述单元的状态的错误读取。
[0021]为了减少由电压应力致使的读取干扰，可调整(例如，经由泄放电路)用于读取操作的电压分布以在感测复位单元是否导通期间减小施加在所述单元上的电压，如下文进一步论述。
[0022]图1展示根据一些实施例的在读取存储器单元(101)时使用泄放电路(105)以改变
由电压驱动器(103)驱动的电压分布。
[0023]在图1中，电压驱动器(103)经配置以在读取操作期间提高施加在存储器单元(101)上的电压。在施加在存储器单元(101)上的电压高于经编程单元的阈值电压之后，电流传感器(107)经配置以基于流过存储器单元(101)的电流来确定存储器单元(101)是否导通。如果电流传感器(107)检测到对应于经编程单元的电流量，那么确定存储器单元(101)已经编程以具有对应于与由具有高电压阈值的复位单元表示的数据不同的数据的低电压阈值。如果电流传感器(107)未检测到对应于经编程单元的电流量，那么将所述存储器单元确定为对应于由具有高电压阈值表示的预定数据的复位单元(例如，在复位或擦除操作之后尚未编程的单元，或已经编程以具有高电压阈值的单元)。
[0024]为了减少读取干扰，在其中电流传感器(107)操作以检测存储器单元(101)中是否存在对应于经编程单元的电流量的电流感测时间段期间及/或之后激活泄放电路(105)。泄放电路(105)在电流感测时段期间减小施加在存储器单元(101)上的电压。可限制由泄放本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成电路存储器装置，其包括：存储器单元；电流传感器，其经连接到所述存储器单元；电压驱动器，其经连接到所述存储器单元；及泄放电路，其经连接到所述电压驱动器；其中在用以读取所述存储器单元的操作期间，所述电压驱动器驱动施加在所述存储器单元上的电压；且其中在其中所述电流传感器操作以确定所述存储器单元中是否存在至少预定电平的电流的时间段期间激活所述泄放电路以减小所述电压。2.根据权利要求1所述的集成电路存储器装置，其中所述泄放电路包含电流镜、或连接到电容器的开关、或其任意组合。3.根据权利要求1所述的集成电路存储器装置，其中根据所述电流传感器的操作时序来激活所述泄放电路。4.根据权利要求1所述的集成电路存储器装置，其中在激活所述电流传感器以确定所述存储器单元中是否存在至少所述预定电平的电流之后激活所述泄放电路。5.根据权利要求4所述的集成电路存储器装置，其中在激活所述泄放电路之后，在用以读取所述存储器单元的所述操作结束时解除激活所述泄放电路。6.根据权利要求4所述的集成电路存储器装置，其中在激活所述电流传感器以确定所述存储器单元中是否存在至少所述预定电平的电流之后以预定时间间隔激活所述泄放电路。7.根据权利要求6所述的集成电路存储器装置，其包括：交叉点存储器，其含有所述存储器单元。8.根据权利要求7所述的集成电路存储器装置，其中所述存储器单元包含选择装置。9.根据权利要求8所述的集成电路存储器装置，其中所述存储器装置不具有相变存储器装置。10.根据权利要求9所述的集成电路存储器装置，其中所述存储器装置可编程以经由施加具有相反极性的脉冲来存储数据。11.根据权利要求10所述的集成电路存储器装置，其中在用以读取所述存储器单元的所述操作期间，所述电压驱动器根据预定、固定极性来驱动所述电压。12.一种方法，其包括：将电压驱动器连接到集成电路存储器装置中的存储器单元；由所述电压驱动器在用以读取所述存储器单元的操作期间...

【专利技术属性】
技术研发人员：崔铭栋，王虹美，M，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：