提供了一种包括具有改进的可靠性的存储器器件的电子设备。半导体器件包括：数据引脚，被配置为发送数据信号；命令/地址引脚，被配置为发送命令和地址；命令/地址接收器，连接到命令/地址引脚；以及计算单元，连接到命令/地址接收器，其中，命令/地址接收器通过命令/地址引脚从外部接收第一命令和第一地址并基于第一命令和第一地址生成第一指令，并且计算单元接收第一指令并基于第一指令执行计算。接收第一指令并基于第一指令执行计算。接收第一指令并基于第一指令执行计算。
【技术实现步骤摘要】
半导体器件和包括半导体器件的电子设备
[0001]相关申请的交叉引用
[0002]本申请要求于2020年12月24日在韩国知识产权局递交的韩国专利申请No.10
‑
2020
‑
0182857的优先权，其全部公开内容通过引用合并于此。
[0003]本专利技术构思涉及一种半导体器件和包括该半导体器件的电子设备。更具体地，本专利技术构思涉及一种包括存储器器件的半导体器件。
技术介绍
[0004]半导体存储器器件可以被分为诸如闪存器件的非易失性存储器器件和诸如动态随机存取存储器(DRAM)的易失性存储器器件。诸如DRAM的易失性存储器器件相对便宜，因此用于存储大量数据，如在系统存储器中。
[0005]双列直插式存储器模块(DIMM)可以包括多个DRAM并且可以包括多个DRAM连接到的衬底的两侧上的端子。DIMM可以通过安装在主板的存储器插槽中来操作。近来，由于加速器在也安装在DIMM上，因此存储器模块可以处理从主机接收的数据。因此，正在寻求DIMM和加速器的性能的改进。
技术实现思路
[0006]本专利技术构思的方面提供了包括一种具有改进的可靠性的存储器器件的半导体器件。
[0007]本专利技术构思的方面还提供了一种包括具有改进的可靠性的存储器器件的电子设备。
[0008]然而，本专利技术构思的示例实施例不限于本文所阐述的那些。通过参考以下给出的本专利技术构思的详细描述，本专利技术构思的上述和其它示例实施例对于本专利技术构思所属领域的普通技术人员将变得更加清楚。
[0009]根据本专利技术构思的一些示例实施例，半导体器件包括：数据引脚，被配置为发送数据信号；命令/地址引脚，被配置为发送命令和地址；命令/地址接收器电路，连接到命令/地址引脚；以及处理器，连接到命令/地址接收器电路，其中，命令/地址接收器电路被配置接收通过命令/地址引脚从外部接收的第一命令和第一地址，并且命令/地址接收器电路被配置为基于第一命令和第一地址生成第一指令，以及处理器被配置为接收第一指令并基于第一指令执行计算。
[0010]根据本专利技术构思的一些示例实施例，半导体器件包括计算设备电路和连接到计算设备电路的存储器器件，其中，计算设备电路包括被配置为从外部接收数据信号的第一数据引脚、被配置为接收来自外部的命令和来自外部的地址并对所接收的命令和地址进行解码的第一接口电路、被配置为从第一接口电路接收经解码的命令和地址并基于经解码的命令和地址生成第一指令的命令/地址接收器电路、以及被配置为接收所生成的指令并基于
第一指令执行计算的处理器，并且存储器器件包括连接到第一数据引脚并被配置为从第一数据引脚接收数据信号并且解码所接收的数据信号的第二接口电路、被配置为从第一接口电路接收命令并从第一接口电路接收地址的命令/地址引脚、以及被配置为从第二接口电路接收经解码的数据信号并基于命令和地址存储所接收的数据信号的存储器模块。
[0011]根据本专利技术构思的一些示例实施例，电子设备包括主机和通过存储器插槽连接到主机的半导体器件，其中，半导体器件包括被配置为发送来自主机的数据信号的数据引脚、被配置为发送来自主机的命令和来自主机的地址的命令/地址引脚、连接到数据引脚和命令/地址引脚并被配置为接收数据信号、命令和地址的存储器器件、连接到命令/地址引脚的命令/地址接收器电路、以及连接到命令/地址接收器电路的处理器，命令/地址接收器电路被配置为通过命令/地址引脚从主机接收地址并基于地址生成指令，并且处理器被配置为响应于指令而输出响应信号并向主机发送响应信号。
[0012]其他特征和示例实施例可以通过以下详细描述、附图和权利要求变得清楚明白。
附图说明
[0013]通过参考附图详细描述本专利技术构思的实施例，本专利技术构思的上述和其它实施例和特征将变得更清楚，在附图中：
[0014]图1是根据一些示例实施例的电子设备的框图。
[0015]图2是示出了根据一些示例实施例的电子设备的图。
[0016]图3是根据一些示例实施例的存储器器件的框图。
[0017]图4是根据一些示例实施例的电子设备的框图。
[0018]图5是对应于图4的区域R1的半导体器件的框图。
[0019]图6是用于描述图5的半导体器件的操作的流程图。
[0020]图7是用于描述图4的半导体器件的操作的时序图。
[0021]图8和图9是用于描述图4的半导体器件的图。
[0022]图10是根据一些示例实施例的电子设备的框图。
[0023]图11是根据一些示例实施例的电子设备的框图。
[0024]图12是用于描述根据一些示例实施例的电子设备的图。
[0025]图13是示出了根据一些示例实施例的电子设备的图。
[0026]图14是用于描述根据一些示例实施例的电子设备的图。
[0027]图15是图14的电子设备的框图。
具体实施方式
[0028]在下文中，将参考附图描述本专利技术构思的示例实施例。
[0029]图1是根据一些示例实施例的电子设备的框图。
[0030]参照图1，根据一些示例实施例的电子设备1可以包括主机20和半导体器件100。
[0031]主机20可以控制电子设备1的整体操作。主机20可以包括处理器2和存储器控制器10。尽管处理器2被示出为与存储器控制器10分开，但是示例实施例不限于此，并且存储器控制器10可以是处理器2的一部分，或者处理器2可以是存储器控制器10的一部分。处理器2可以通过向存储器控制器10提供指令IN来控制存储器控制器10。存储器控制器10可以在处
理器2的控制下控制半导体器件100。存储器控制器10被示出为被包括在主机20中，但是本专利技术构思的示例实施例不限于此，并且存储器控制器10可以不被包括在主机20中。主机20可以包括例如个人计算机(PC)、膝上型计算机、移动电话、智能电话、平板PC等中的至少一种。此外，主机20可以包括例如中央处理单元(CPU)、控制器、专用集成电路(ASIC)等中的至少一种。
[0032]存储器控制器10可以控制处理器2和半导体器件100之间的数据交换。存储器控制器10可以响应于处理器2的请求而将数据写入半导体器件100和/或从半导体器件100读取数据。具体地，存储器控制器10可以向半导体器件100提供时钟信号CLK、命令CMD和地址ADDR，并且可以与半导体器件100交换数据信号DQ。存储器控制器10可以包括执行操作的CPU、控制器、ASIC等中的至少一种。
[0033]半导体器件100可以包括存储器器件200和计算设备300。存储器器件200和计算设备300可以由存储器控制器10驱动。更具体地，存储器器件200可以由从存储器控制器10发送的时钟信号CLK、命令CMD和地址ADDR驱动。计算设备300可以由从存储器控制器10发送的数据信号DQ、命令CMD和地址ADDR驱动。存储器器件200可以响应于从存储器控制器10发送的命令CMD而向存储本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，包括：数据引脚，被配置为发送数据信号；命令/地址引脚，被配置为发送命令和地址；命令/地址接收器电路，连接到所述命令/地址引脚；以及处理器，连接到所述命令/地址接收器电路，其中，所述命令/地址接收器电路被配置为接收通过所述命令/地址引脚从外部接收的第一命令和第一地址，并且所述命令/地址接收器电路被配置为基于所述第一命令和所述第一地址生成第一指令，以及所述处理器被配置为接收所述第一指令并基于所述第一指令执行计算。2.根据权利要求1所述的半导体器件，还包括：存储器器件，连接到所述数据引脚和所述命令/地址引脚，并被配置为通过所述数据引脚接收所述数据信号、通过所述命令/地址引脚接收所述命令、通过所述命令/地址引脚接收所述地址、以及基于所述命令和所述地址存储所述数据信号。3.根据权利要求2所述的半导体器件，其中，所述存储器器件被配置为将所存储的数据信号提供给所述处理器，并且所述处理器被配置为对所述数据信号执行计算以输出响应信号，所述计算基于所述第一指令。4.根据权利要求3所述的半导体器件，其中，所述存储器器件被配置为接收所述响应信号。5.根据权利要求2所述的半导体器件，其中，所述存储器器件被配置为通过所述命令/地址引脚接收所述第一命令并通过所述命令/地址引脚接收所述第一地址，所述存储器器件被配置为通过所述数据引脚接收伪数据信号，并且被配置为基于所述第一命令和所述第一地址存储所述伪数据信号。6.根据权利要求2所述的半导体器件，其中，所述存储器器件包括双列直插式存储器模块DIMM。7.根据权利要求2所述的半导体器件，还包括：复用器，被配置为连接所述存储器器件和所述处理器，并且被配置为将所存储的数据信号提供给所述处理器。8.根据权利要求2所述的半导体器件，其中所述存储器器件被配置为在刷新地址生成周期期间生成刷新地址一次，并且所述命令/地址接收器电路被配置为在所述刷新地址生成周期期间通过所述命令/地址引脚从外部接收多个指令。9.根据权利要求1的半导体器件，其中，所述命令/地址接收器电路直接连接到所述命令/地址引脚。10.根据权利要求1的半导体器件，其中，所述第一命令包括写入命令。11.根据权利要求1所述的半导体器件，其中，所述命令/地址接收器电路被配置为接收与所述第一地址不同的第二地址和第三地址，所述第二地址和所述第三地址是通过所述命令/地址引脚从外部接收的，所述命令/地址接收器电路被配置为基于所述第一命令和所述第二地址生成第二指令，并且被配置为基于所述第一命令和所述第三地址生成第三指令。
12.根据权利要求11所述的半导体器件，其中所述命令/...
【专利技术属性】
技术研发人员：李昌珉，金南亨，金大正，金度翰，金旼秀，徐德浩，申院济，庾庸准，丁日奎，崔仁寿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。