半导体结构及其形成方法技术

半导体结构及其形成方法，形成方法包括：提供基底，包括衬底、位于衬底上的栅极结构、位于栅极结构顶部的金属层、位于栅极结构侧部的源漏掺杂层以及覆盖所述源漏掺杂层的层间介质层；在金属层和所述层间介质层上方形成带有凹槽的帽层，凹槽至少露出部分所述金属层；在凹槽和所述帽层上形成硬掩膜层，硬掩膜层覆盖所述凹槽露出的所述金属层；刻蚀金属层，形成第一开口；去除硬掩膜层；在金属层和层间介质层上方依次形成中间层和氧化物层，氧化物层具有第二开口，第二开口露出所述中间层；以氧化物层为掩膜，刻蚀中间层，形成第三开口；在第三开口中形成栅极插塞，栅极插塞的特征尺寸大于金属层的特征尺寸。采用上述方法可以提升器件的电学性能。的电学性能。的电学性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]半导体制造中，随着集成电路(Integrated Circuit,IC)工艺的快速发展，在使用制造工艺可以形成的最小组件的几何尺寸减小的同时，其功能密度，即每芯片面积的互连器件的数量普遍增加。由于器件尺寸的减小，栅极多晶硅耗尽、衬底量子效应和栅极漏电流变得越来越严重，严重影响集成电路的功耗和可靠性。因此，为了降低栅极泄漏，常使用高K(高介电常数)介质材料作为栅极介电层，这样可以在相同的等效栅氧化层厚度的情况下，得到物理厚度更大的栅介质层，从而改善栅极漏电流。
[0003]此外，在一些集成电路设计中，随着技术节点的缩小，采用金属栅(Metal Gate，MG)电极替代典型的多晶硅栅电极以改进现有器件性能，并将形成金属栅电极的一种工艺称为“后栅(Gate
‑
Last)”工艺，也称金属替代栅(Replacement Metal Gate，RMG)工艺。
[0004]目前，金属栅极是通过第零层栅金属层(M0G)与其他器件连接，刻蚀第零层栅金属层会使金属栅极暴露在外面，容易产生颗粒缺陷(Suffer Particle Defect)，而且图形化第零层栅金属层，会对功函数层(Work Function，WF)造成损伤，在后续工艺中，被损伤的功函数层会被去除。由于功函数层主要用来调节器件的阈值电压，因此进行第零层栅金属层的相关工艺会对阈值电压(Threshold Voltage)漂移(Shift)造成很大的影响。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提升器件的电学性能。
[0006]首先，本专利技术实施例提供了一种半导体结构的形成方法，包括：
[0007]提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构顶部的金属层、位于所述栅极结构侧部的源漏掺杂层以及覆盖所述源漏掺杂层的层间介质层；
[0008]在所述金属层和所述层间介质层上方形成带有凹槽的帽层，所述凹槽至少露出部分所述金属层；
[0009]在所述凹槽和所述帽层上形成硬掩膜层，所述硬掩膜层覆盖所述凹槽露出的所述金属层；
[0010]刻蚀所述金属层，形成第一开口；
[0011]去除所述硬掩膜层；
[0012]在所述金属层和所述层间介质层层上方依次形成中间层和氧化物层，所述氧化物层具有第二开口，所述第二开口露出所述中间层；
[0013]以所述氧化物层为掩膜，刻蚀所述中间层，形成第三开口；
[0014]在所述第三开口中形成栅极插塞，所述栅极插塞的特征尺寸大于所述金属层的特
征尺寸。
[0015]可选的，所述凹槽还露出部分所述层间介质层。
[0016]可选的，所述凹槽的宽度大于所述第二开口的宽度。
[0017]可选的，所述在所述金属层和所述层间介质层上形成带有凹槽的帽层，所述凹槽至少露出部分所述金属层的步骤，包括；
[0018]在所述金属层和所述层间介质层上形成帽层；
[0019]在所述帽层上依次形成第一抗反射涂层和第一光刻胶层，所述第一光刻胶层形成有露出部分所述第一抗反射涂层的第一图形开口；
[0020]以所述第一光刻胶层为掩膜，沿所述第图形开口依次刻蚀所述第一抗反射涂层和所述帽层，去除部分帽层，形成凹槽，所述凹槽露出部分所述金属层和部分所述层间介质层。
[0021]可选的，采用原子层沉积工艺或化学气相沉积工艺形成所述帽层。
[0022]可选的，所述帽层的材料包括碳氮化硅、氮化硅、氧化硅、碳氧化硅和氮化硼硅中的一种或多种。
[0023]可选的，所述在所述凹槽和所述帽层上形成硬掩膜层，所述硬掩膜层覆盖所述凹槽露出的所述金属层，包括：
[0024]采用原子层沉积工艺或化学气相沉积工艺在所述凹槽内和所述帽层上形成硬掩膜层；
[0025]采用平坦化工艺去除所述帽层上的所述硬掩膜层，使得所述凹槽与所述帽层的顶部齐平，所述硬掩膜层覆盖所述凹槽露出的所述金属层。
[0026]可选的，在所述采用平坦化工艺去除所述帽层上的硬掩膜层之后，还包括：去除所述帽层。
[0027]可选的，所述硬掩膜层的材料为氮化钛。
[0028]可选的，所述去除所述硬掩膜层，包括：
[0029]采用原子层沉积工艺或化学气相沉积工艺在所述第一开口、所述硬掩膜层以及所述层间介质层上形成盖帽层；
[0030]采用平坦化工艺去除所述金属层上的所述盖帽层和硬掩膜层、以及所述第一开口之上和所述层间介质层上的所述盖帽层。
[0031]可选的，所述盖帽层的材料包括碳氮化硅、氮化硅、氧化硅、碳氧化硅和氮化硼硅中的一种或多种。
[0032]可选的，所述在所述金属层和所述层间介质层上方依次形成中间层和氧化物层，所述氧化物层具有第二开口，所述第二开口露出所述中间层，包括：
[0033]采用原子层沉积工艺或化学气相沉积工艺在所述金属层和所述层间介质层上方依次形成所述中间层和氧化物层；
[0034]在氧化物层上依次形成第二抗反射涂层和第二光刻胶层，所述第二光刻胶层形成有露出部分所述第二抗反射涂层的第二图形开口；
[0035]以所述第二光刻胶层为掩膜，沿所述第二图形开口依次刻蚀所述第二光刻胶层和所述氧化物层，形成第二开口，所述第二开口露出部分中间层。
[0036]可选的，所述中间层的材料包括碳氮化硅、氮化硅、氧化硅、碳氧化硅和氮化硼硅
中的一种或多种。
[0037]可选的，在所述第三开口中形成栅极插塞，包括：
[0038]采用原子层沉积工艺或化学气相沉积工艺在所述第三开口中形成栅极插塞；
[0039]采用平坦化工艺去除露出所述第三开口的所述栅极插塞。
[0040]可选的，所述栅极插塞的材料包括钨、镁钨合金、钌和钴中的一种或多种。
[0041]相应的，本专利技术实施例提供了一种半导体结构，包括：衬底；栅极结构，位于所述衬底上；源漏掺杂层，位于所述栅极结构的侧部；层间介质层，覆盖所述源漏掺杂层；中间层，位于所述层间介质层和所述栅极结构上方；氧化物层，位于所述中间层上方；栅极插塞，位于所述金属层之上，贯穿所述中间层和所述氧化物层的开口，并与所述金属层连接，且所述栅极插塞的特征尺寸大于所述金属层的特征尺寸。
[0042]可选的，所述中间层的材料包括碳氮化硅、氮化硅、氧化硅、碳氧化硅和氮化硼硅中的一种或多种。
[0043]可选的，所述栅极插塞的材料包括钨、镁钨合金、钌和钴中的一种或多种。
[0044]采用本专利技术实施例的半导体结构的形成方法，在刻蚀所述金属层，形成第一开口之前，通过在所述金属层和所述层间介质层上方形成带有凹槽的帽层，所述凹槽至少露出部分所述金属层，之后，在所述凹槽和所述帽层上形成硬掩膜层，所述硬掩膜层覆盖所述凹槽露出的所述金属层，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构顶部的金属层、位于所述栅极结构侧部的源漏掺杂层以及覆盖所述源漏掺杂层的层间介质层；在所述金属层和所述层间介质层上方形成带有凹槽的帽层，所述凹槽至少露出部分所述金属层；在所述凹槽和所述帽层上形成硬掩膜层，所述硬掩膜层覆盖所述凹槽露出的所述金属层；刻蚀所述金属层，形成第一开口；去除所述硬掩膜层；在所述金属层和所述层间介质层层上方依次形成中间层和氧化物层，所述氧化物层具有第二开口，所述第二开口露出所述中间层；以所述氧化物层为掩膜，刻蚀所述中间层，形成第三开口；在所述第三开口中形成栅极插塞，所述栅极插塞的特征尺寸大于所述金属层的特征尺寸。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽还露出部分所述层间介质层。3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述凹槽的宽度大于所述第二开口的宽度。4.根据权利要求1至3任一项所述的半导体结构的形成方法，其特征在于，所述在所述金属层和所述层间介质层上方形成带有凹槽的帽层，所述凹槽至少露出部分所述金属层的步骤，包括：在所述金属层和所述层间介质层上形成帽层；在所述帽层上依次形成第一抗反射涂层和第一光刻胶层，所述第一光刻胶层形成露出部分所述第一抗反射涂层的第一图形开口；以所述第一光刻胶层为掩膜，沿所述第一图形开口依次刻蚀所述第一抗反射涂层和所述帽层，去除部分帽层，形成凹槽，所述凹槽露出部分所述金属层和部分所述层间介质层。5.根据权利要求4所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或化学气相沉积工艺形成所述帽层。6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述帽层的材料包括碳氮化硅、氮化硅、氧化硅、碳氧化硅和氮化硼硅中的一种或多种。7.根据权利要求1至3任一项所述的半导体结构的形成方法，其特征在于，所述在所述凹槽和所述帽层上形成硬掩膜层，所述硬掩膜层覆盖所述凹槽露出的所述金属层，包括：采用原子层沉积工艺或化学气相沉积工艺在所述凹槽内和所述帽层上形成硬掩膜层；采用平坦化工艺去除所述帽层上的硬掩膜层，使得所述硬掩膜层与所述凹槽的顶部齐平，所述硬掩膜层覆盖所述凹槽露出的所述金属层。8.根据权利要求7所述的半导体结构的形成方法，其特征在于，在所述采用平坦化工艺去除所述帽层上的硬掩膜层之后，还包括：去除所述帽层。9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述硬掩膜层的材料为
...

【专利技术属性】
技术研发人员：赵炳贵，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：