制造半导体器件的方法技术

本发明专利技术涉及一种制造半导体器件的方法，其能够形成精细图案。根据本发明专利技术的制造半导体器件的方法可以包括：在刻蚀目标层上形成刻蚀掩模层；在刻蚀掩模层上形成间隔物结构，在所述间隔物结构中第一间隔物和第二间隔物被交替地设置且彼此间隔开；通过对第一间隔物进行选择性刻蚀形成第一间隔物线；通过对第二间隔物进行选择性刻蚀形成第二间隔物线；以及使用第一间隔物线和第二间隔物线对刻蚀目标层进行刻蚀以形成多个精细线图案。刻蚀以形成多个精细线图案。刻蚀以形成多个精细线图案。

【技术实现步骤摘要】
制造半导体器件的方法
[0001]相关申请的交叉引用
[0002]本申请要求2021年2月22日提交的申请号为10
‑
2021
‑
0023612的韩国专利申请的优先权，其通过引用整体合并于此。


[0003]本公开涉及一种半导体器件，并且更具体地，涉及一种用于制造包括精细图案的半导体器件的方法。

技术介绍

[0004]在半导体器件制造期间形成各种图案。通过使用普通光刻来使图案的临界尺寸最小化是有限制的。因此，需要一种实现超过光刻的临界分辨率的临界尺寸的技术。

技术实现思路

[0005]本公开的各个实施例提供一种制造半导体器件的方法，其能够形成精细图案。
[0006]根据本专利技术的一个实施例，一种制造半导体器件的方法包括：在刻蚀目标层上形成刻蚀掩模层；在刻蚀掩模层上形成间隔物结构，在所述间隔物结构中第一间隔物和第二间隔物被交替地设置且彼此间隔开；通过对第一间隔物进行选择性刻蚀形成第一间隔物线；通过对第二间隔物进行选择性刻蚀形成第二间隔物线；以及使用第一间隔物线和第二间隔物线对刻蚀目标层进行刻蚀以形成多个精细线图案。
[0007]根据本专利技术的一个实施例，一种制造半导体器件的方法包括：在位线导电层上形成间隔物结构，在所述间隔物结构中在第一方向上延伸的第一间隔物和第二间隔物彼此间隔开并且沿第二方向交替地设置；通过对第一间隔物进行选择性刻蚀形成具有与第三方向对准的端部的第一间隔物线，所述第三方向与第一方向相交；通过对第二间隔物进行选择性刻蚀形成具有与第四方向对准的端部的第二间隔物线，所述第四方向与第三方向平行；以及使用第一间隔物线和第二间隔物线对位线导电层进行刻蚀以形成具有与第三方向对准的端部的偶数位线和具有与第四方向对准的端部的奇数位线。
[0008]根据本专利技术的一个实施例，一种制造半导体器件的方法包括：在刻蚀目标层上形成刻蚀掩模层；形成各自在第一方向上延伸的第一间隔物和第二间隔物，所述第一间隔物和所述第二间隔物在刻蚀掩模层上沿第二方向被交替地布置成彼此间隔开；通过对第一间隔物进行选择性刻蚀形成第一间隔物线；通过对第二间隔物进行选择性刻蚀形成第二间隔物线；以及使用第一间隔物线和第二间隔物线对刻蚀目标层进行刻蚀以形成多个精细线图案，其中第一间隔物线和第二间隔物线沿着第二方向形成锯齿形图案(zig
‑
zag pattern)，其中第一间隔物线的第一端部沿着第二方向在第一线上对准，其中第二间隔物线的第一端部沿着第二方向在平行于第一线的第二线上对准，以及其中第一线和第二线平行于第二方向。
[0009]在本专利技术中，利用两个切割掩模层切割由不同材料形成的间隔物线，同时可以通
过使用两个切割掩模层之间的未对准和间隔物线的刻蚀速率的差异来调整线图案的长度。
[0010]本专利技术的目的在于通过经由选择性地调整导线长度而以锯齿形的形式布置导线的端部来提高与导线的端部连接的接触插塞的接触裕度。
[0011]根据所附的附图和本专利技术的各种实施例的详细描述，本公开的这些和其他特征以及目的对于本领域普通技术人员将变得显而易见。
附图说明
[0012]图1A至图12B是示出根据本专利技术的实施例的用于制造半导体器件的方法的平面图。
[0013]图13是示出根据本专利技术的实施例的半导体器件的视图。
具体实施方式
[0014]本文中所描述的各个实施例将参考截面图、平面图和框图进行描述，这些图是本专利技术的理想示意图。因此，可以通过制造技术和/或公差来修改附图的结构。本专利技术的实施例不限于附图所示的具体结构，而是包括可以根据制造工艺而产生的结构的任何变化。另外，在具有示意图的附图中示出的任何区域和区域的形状，旨在示出各种元件的区域结构的具体示例，而并非旨在限制本专利技术的范围。
[0015]首先，为了更好地理解本专利技术，在描述本专利技术之前将解释相关技术。
[0016]已经开发出双图案化技术(DPT)来实现超过光刻技术的分辨率的精细图案。双图案化技术的示例是间隔物图案化技术(SPT)。在间隔物图案化技术中，形成牺牲图案，在牺牲图案的两侧壁形成间隔物。随后，去除牺牲图案，并将剩余的间隔物用作刻蚀掩模。间隔物图案化技术适用于形成重复图案，即，重复设置成以恒定间隔彼此间隔开的相同图案。
[0017]图1A至图12B是示出根据本专利技术的实施例的用于制造半导体器件的方法的平面图。
[0018]根据图1A至图1C，刻蚀目标层102可以形成在衬底101上。衬底101可以是单层或多层结构。衬底101可以包括绝缘层、导电层、半导体层或它们的组合。衬底101可以包括硅衬底。衬底101可以包括其中形成有浅沟槽隔离(STI)的硅衬底。刻蚀目标层102可以是单层或多层。刻蚀目标层102可以包括绝缘层、导电层、半导体层或它们的组合。刻蚀目标层102可以包括金属层。刻蚀目标层102可以是金属层和绝缘层的叠置层。在另一个实施例中，刻蚀目标层102可以是用于形成位线结构的材料。例如，刻蚀目标层102可以是其中阻挡层、位线层和硬掩模层以所述顺序依次叠置的叠置层。阻挡层可以包括TiN、TiSiN、WN、WSiN及它们的组合。位线层可以包括金属层。位线层可以包括钨层。硬掩模层可以包括氮化物、氧化物、碳、多晶硅、旋涂碳(SOC)或它们的组合。
[0019]硬掩模层可以形成在刻蚀目标层102上。硬掩模层可以是单层或多层。例如，具有多层的硬掩模层可以包括第一硬掩模层103和第二硬掩模层104的叠置层。第一硬掩模层103可以包括相对于刻蚀目标层102具有刻蚀选择性的材料。第一硬掩模层103可以包括氮化物、氧化物、无定形碳、抗反射涂层(ARC)、多晶硅、旋涂碳(SOC)或它们的组合。第二硬掩模层104可以形成在第一硬掩模层103上。第二硬掩模层104可以包括相对于第一硬掩模层103具有刻蚀选择性的材料。第二硬掩模层104可以包括氮化物、氧化物、无定形碳、ARC、多
晶硅、SOC或它们的组合。第一硬掩模层103和第二硬掩模层104可以由不同的材料制成。在另一个实施例中，可以省略第一硬掩模层103并且可以仅形成第二硬掩模层104。
[0020]图案化掩模层105可以形成在第二硬掩模层104上。图案化掩模层105可以包括光致抗蚀剂。图案化掩模层105可以例如通过光刻形成。
[0021]第一间隔物层106A可以形成在图案化掩模层105上(参考图1A)。第一间隔物层106A可以被形成为覆盖图案化掩模层105以及第二硬掩模层104的顶表面的、未被图案化掩模层105覆盖的任何暴露部分。第一间隔物层106A可以例如通过原子层沉积(ALD)或化学气相沉积(CVD)形成。第一间隔物层106A可以包括相对于第二硬掩模层104具有刻蚀选择性的材料。例如，在一个实施例中，第二硬掩模层104可以由多晶硅形成或包括多晶硅，并且第一间隔物层106A可以由氧化硅或氮化硅形成或包括氧化硅或氮化硅。
[0022]第一牺牲间隔物106可以形成在图案化掩模层105本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，所述方法包括：在刻蚀目标层上形成刻蚀掩模层；在所述刻蚀掩模层上形成间隔物结构，在所述间隔物结构中第一间隔物和第二间隔物被交替地设置且彼此间隔开；通过对所述第一间隔物进行选择性刻蚀形成第一间隔物线；通过对所述第二间隔物进行选择性刻蚀形成第二间隔物线；以及使用所述第一间隔物线和所述第二间隔物线对所述刻蚀目标层进行刻蚀以形成多个精细线图案。2.根据权利要求1所述的方法，其中，所述第一间隔物和所述第二间隔物由具有不同刻蚀速率的材料形成。3.根据权利要求1所述的方法，其中，所述形成第一间隔物线的步骤包括：在所述间隔物结构上形成第一切割掩模层，所述第一切割掩模层选择性地暴露所述第一间隔物的端部和所述第二间隔物的端部；以及使用所述第一切割掩模层作为刻蚀阻挡层对所述第一间隔物的端部的暴露区域进行刻蚀。4.根据权利要求3所述的方法，其中，所述使用所述第一切割掩模层作为刻蚀阻挡层对所述第一间隔物的端部的暴露区域进行刻蚀的步骤使用化学制品来对所述第一间隔物的端部和所述第二间隔物的端部之中的所述第一间隔物的端部进行选择性刻蚀。5.根据权利要求1所述的方法，其中，所述形成第二间隔物线的步骤包括：形成第二切割掩模层，所述第二切割掩模层选择性地暴露所述第一间隔物线的端部和所述第二间隔物的端部；以及使用所述第二切割掩模层作为刻蚀阻挡层对所述第二间隔物的端部的暴露区域进行刻蚀。6.根据权利要求5所述的方法，其中，所述使用所述第二切割掩模层作为刻蚀阻挡层对所述第二间隔物的端部的暴露区域进行刻蚀的步骤使用化学制品来对所述第一间隔物线的端部和所述第二间隔物的端部之中的所述第二间隔物的端部进行选择性刻蚀。7.根据权利要求1所述的方法，其中，所述形成间隔物结构的步骤包括：在所述刻蚀掩模层上形成硬掩模层；在所述硬掩模层上形成牺牲图案；在所述牺牲图案的侧壁上形成第一牺牲间隔物；去除所述牺牲图案；使用所述第一牺牲间隔物作为刻蚀阻挡层对所述硬掩模层进行刻蚀以形成所述第一间隔物；去除所述第一牺牲间隔物；在所述第一间隔物的内侧壁和外侧壁上都形成第二牺牲间隔物；在所述第二牺牲间隔物上形成所述第二间隔物；以及去除所述第二牺牲间隔物。8.根据权利要求1所述的方法，其中，所述刻蚀目标层包括绝缘层、半导体材料、金属层、金属氮化物或它们的组合。
9.根据权利要求1所述的方法，其中，所述精细线图案包括位线或字线。10.根据权利要求1所述的方法，其中所述第一间隔物线的端部和所述第二间隔物线的端部被布置成锯齿形，所述第一间隔物线的端部被布置成与第一方向对准，所述第二间隔物线的端部被布置成与第二方向对准，所述第二方向平行于所述第一方向。11.一种制造半导体器件的方法，所述方法包括：在位线导电层上形成间隔物结构，在所述间隔物结构中在第一方向上延伸的第一间隔物和第二间隔物彼此间隔开并且沿第二方向交替地设置；通过对所述第一间隔物进行选择...

【专利技术属性】
技术研发人员：金智勋，朴宰汉，李昌勋，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：