【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]在半导体制造中,随着超大规模集成电路的发展趋势,集成电路特征尺寸持续减小。为了适应特征尺寸的减小,MOSFET的沟道长度也相应不断缩短。然而,随着器件沟道长度的缩短,器件源极与漏极间的距离也随之缩短,因此栅极对沟道的控制能力随之变差,栅极电压夹断(pinch off)沟道的难度也越来越大,使得亚阈值漏电(subthreshold leakage)现象,即所谓的短沟道效应(short
‑
channel effects,SCE)更容易发生。
[0003]因此,为了抑制短沟道效应,目前业界通常会通过在所述栅极堆叠结构两侧的半导体衬底中进行轻掺杂漏极(Lightly Doped Drain,LDD)离子注入,来制作超浅结(ultra shallow junction),以改善SCE效应,并通过非晶化离子注入(pre
‑
amorphization implant ...
【技术保护点】
【技术特征摘要】
1.一种半导体结构,其特征在于,包括:基底,所述基底上形成有鳍部,所述基底上还形成有横跨所述鳍部的栅极结构,所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁,且所述栅极结构覆盖的部分高度的所述鳍部作为沟道鳍部;源漏掺杂层,位于所述栅极结构两侧的鳍部中,其中,所述源漏掺杂层包括位于所述栅极结构一侧的漏掺杂层;掺杂延伸层,位于与所述漏掺杂层相邻的部分宽度的沟道鳍部中,并与所述漏掺杂层相接触,所述掺杂延伸层中具有导电的第一离子,所述第一离子和所述源漏掺杂层中离子的导电类型相同,且所述第一离子的掺杂浓度小于所述源漏掺杂层的掺杂浓度。2.如权利要求1所述的半导体结构,其特征在于,所述半导体结构还包括:侧墙,位于所述栅极结构的侧壁;所述源漏掺杂层沿所述鳍部的延伸方向延伸至相邻的所述侧墙下方;所述掺杂延伸层位于所述侧墙露出的部分宽度所述沟道鳍部中,且与位于所述侧墙下方的所述漏掺杂层相接触。3.如权利要求1所述的半导体结构,其特征在于,所述源漏掺杂层的掺杂浓度沿远离所述栅极结构至靠近所述栅极结构的方向递减。4.如权利要求1所述的半导体结构,其特征在于,所述掺杂延伸层中还具有非导电的第二离子。5.如权利要求4所述的半导体结构,其特征在于,所述第二离子包括:硅离子或锗离子。6.如权利要求4所述的半导体结构,其特征在于,所述第二离子的离子浓度为1E18atoms/cm3至1E19atmos/cm3。7.如权利要求1所述的半导体结构,其特征在于,所述栅极结构包括金属栅极结构。8.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底上形成有鳍部、以及覆盖部分鳍部的层间介质层,所述层间介质层中形成有横跨所述鳍部的栅极开口,所述栅极开口露出所述鳍部的部分顶部和部分侧壁,且所述栅极开口中的部分高度的所述鳍部作为沟道鳍部,所述栅极开口两侧的鳍部中形成有源漏掺杂层,其中,所述源漏掺杂层包括位于所述栅极开口一侧的漏掺杂层;在所述鳍部的延伸方向上,在所述漏掺杂层和沟道鳍部相接触的位置处,对相接触的部分宽度的所述沟道鳍部和部分宽度的所述漏掺杂层进行非晶化处理,形成过渡层;对所述过渡层进行退火处理,将所述过渡层中的沟道鳍部的部分转化为掺杂延伸层,所述掺杂延伸层中具有导电的第一离子,所述第一离子和所述源漏掺杂层中离子的导电类型相同,且所述第一离...
【专利技术属性】
技术研发人员:赵猛,
申请(专利权)人:中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。