LDMOS器件及其制备方法技术

本发明专利技术提供一种LDMOS器件及其制备方法，所述方法包括：提供一具有漂移区及阱区的SOI衬底，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；于所述漂移区内形成第一沟槽栅极及第二沟槽栅极，所述第一沟槽栅极与所述第二沟槽栅极分别形成于所述阱区的两侧；于所述漂移区内形成漏区，所述漏区形成于所述第一沟槽栅极远离所述阱区的一侧，包括漏极沟槽及形成于所述漏极沟槽底部及侧壁的漏极接触区；于所述阱区的表层中形成至少一个源区。通过本发明专利技术解决了现有的LDMOS器件导电面积小、导通电阻大的问题。导通电阻大的问题。导通电阻大的问题。

【技术实现步骤摘要】
LDMOS器件及其制备方法


[0001]本专利技术涉及半导体集成电路领域，特别是涉及一种LDMOS器件及其制备方法。

技术介绍

[0002]SOI(Silicon on Insulator)是指绝缘体上硅技术。SOI工艺技术是一种全介质隔离技术，MOS等器件制作在顶层硅膜上，顶层硅膜和衬底之间有一层氧化层作为隔离。该技术可彻底消除传统体硅工艺的闩锁效应，寄生电容小，具有高速、低功耗、高集成度及高可靠性等优点。
[0003]然而，如图1所示，目前常规的功率LDMOS器件采用平面型栅极分布，仅具有单一的导电沟道，从而使得电流密度无法有效提升；而且，传统LDMOS器件的漏端为硅表面高浓度N型掺杂，并通过金属电极引出，从而使得器件存在导电面积小，导通电阻大的缺点。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种LDMOS器件及其制备方法，用于解决现有的LDMOS器件导电面积小、导通电阻大的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种LDMOS器件的制备方法，所述方法包括：
[0006]提供一具有漂移区及阱区的SOI衬底，所述SOI衬底由底部衬底层、中间埋氧层及顶部半导体层叠加而成，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；
[0007]于所述漂移区内形成第一沟槽栅极及第二沟槽栅极，所述第一沟槽栅极与所述第二沟槽栅极分别形成于所述阱区的两侧；
[0008]于所述漂移区内形成漏区，所述漏区形成于所述第一沟槽栅极远离所述阱区的一侧，包括漏极沟槽及形成于所述漏极沟槽底部及侧壁的漏极接触区；
[0009]于所述阱区的表层中形成至少一个源区。
[0010]可选地，于所述漂移区内形成所述漏区的方法包括：
[0011]利用刻蚀工艺刻蚀所述顶部半导体层以形成所述漏极沟槽；
[0012]通过离子注入工艺于所述漏极沟槽的底部及侧壁进行离子注入以形成所述漏极接触区。
[0013]可选地，所述漏极接触区的离子掺杂类型与所述漂移区的离子掺杂类型相同，且其离子掺杂浓度大于所述漂移区的离子掺杂浓度。
[0014]可选地，通过离子注入工艺形成所述源区，且所述源区的离子掺杂类型与所述漏极接触区的离子掺杂类型相同。
[0015]可选地，所述源区的数目为2，且间隔排布于所述阱区内，并分别与所述第一沟槽栅极及所述第二沟槽栅极相贴设置。
[0016]可选地，所述方法还包括通过离子注入工艺于所述阱区的表层中形成体区引出区
的步骤，其中，所述体区引出区形成于所述源区之间，且与所述源区相贴设置，其离子掺杂类型与所述源区的离子掺杂类型相反。
[0017]可选地，所述方法还包括通过离子注入工艺于所述阱区下方形成载流子存储层的步骤。
[0018]可选地，所述载流子存储层的离子掺杂类型与所述源区的离子掺杂类型相同，且其离子掺杂浓度小于所述源区的离子掺杂浓度。
[0019]可选地，利用同一掩膜版制备所述载流子存储层及所述源区。
[0020]可选地，于所述漂移区内形成所述第一沟槽栅极及所述第二沟槽栅极的方法包括：
[0021]利用刻蚀工艺刻蚀预设深度的所述顶部半导体层以于所述阱区的两侧形成第一沟槽及第二沟槽，其中，所述第一沟槽的宽度大于所述第二沟槽的宽度；
[0022]于所述第一沟槽及所述第二沟槽内填充氧化层；
[0023]去除所述第一沟槽内预设宽度的所述氧化层，并漏出所述第一沟槽靠近所述阱区一侧的侧壁，且在其底部预留预设厚度的所述氧化层；
[0024]去除所述第二沟槽内的所述氧化层，并对所述第二沟槽下方的所述顶部半导体层继续进行刻蚀直至漏出所述中间埋氧层；
[0025]于所述第一沟槽所漏出的侧壁及其内未被去除的所述氧化层表面形成栅氧化层并于所述第一沟槽内填充多晶硅层，同时于所述第二沟槽的底部和侧壁形成所述栅氧化层并于所述第二沟槽内填充所述多晶硅层。
[0026]可选地，所述方法还包括于位于所述第一沟槽栅极远离所述阱区一侧的所述漂移区的表面形成SIPOS钝化层的步骤，且所述SIPOS钝化层延伸至部分所述漏区的表面。
[0027]相应地，本专利技术还提供一种LDMOS器件，所述器件包括：
[0028]SOI衬底，所述SOI衬底由底部衬底层、中间埋氧层以及顶部半导体层叠加而成；
[0029]漂移区及阱区，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；
[0030]第一沟槽栅和第二沟槽栅，形成所述阱区的两侧；
[0031]至少一个源区，形成于所述阱区的表层中；
[0032]漏区，形成于所述第一沟槽栅远离所述阱区的一侧，包括漏极沟槽及漏极接触区。
[0033]可选地，所述器件包括体区引出区，形成于所述阱区的表层中，且在所述源区的数目为2时，形成于所述源区之间。
[0034]可选地，所述器件包括载流子存储层，形成于所述阱区的下方。
[0035]可选地，所述器件包括SIPOS钝化层，形成于位于所述第一沟槽栅极远离所述阱区一侧的所述漂移区的表面，且所延伸至部分所述漏区的表面。
[0036]如上所述，本专利技术的一种LDMOS器件及其制备方法，通过于所述漂移区内形成沟槽型的漏区，并于所述漏区形成漏区接触区(N+接触区)，使得LDMOS器件的漏区电流面积增加，有效减少了导通电阻；通过设置2个沟槽栅极以形成两条纵向的导电沟道，电流密度增加，使得电流导通电阻减小；通过于所述阱区的下方设置载流子存储层可进一步降低导通电阻。
[0037]元件标号说明
[0038]100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
SOI衬底
[0039]101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
底部衬底层
[0040]102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
中间埋氧层
[0041]103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
顶部半导体层
[0042]110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漂移区
[0043]120
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阱区
[0044]121
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源区
[0045]122
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
体区引出区
[0046]210
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一沟槽栅极
[0047]211
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一沟槽
[0048]220
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二沟槽栅极
[0049]221
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二沟槽
[0050]300
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏区
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDMOS器件的制备方法，其特征在于，所述方法包括：提供一具有漂移区及阱区的SOI衬底，所述SOI衬底由底部衬底层、中间埋氧层及顶部半导体层叠加而成，所述漂移区形成于所述顶部半导体层内，所述阱区形成于所述漂移区的表层中；于所述漂移区内形成第一沟槽栅极及第二沟槽栅极，所述第一沟槽栅极与所述第二沟槽栅极分别形成于所述阱区的两侧；于所述漂移区内形成漏区，所述漏区形成于所述第一沟槽栅极远离所述阱区的一侧，包括漏极沟槽及形成于所述漏极沟槽底部及侧壁的漏极接触区；于所述阱区的表层中形成至少一个源区。2.根据权利要求1所述的LDMOS器件的制备方法，其特征在于，于所述漂移区内形成所述漏区的方法包括：利用刻蚀工艺刻蚀所述顶部半导体层以形成所述漏极沟槽；通过离子注入工艺于所述漏极沟槽的底部及侧壁进行离子注入以形成所述漏极接触区。3.根据权利要求1所述的LDMOS器件的制备方法，其特征在于，所述漏极接触区的离子掺杂类型与所述漂移区的离子掺杂类型相同，且其离子掺杂浓度大于所述漂移区的离子掺杂浓度。4.根据权利要求1所述的LDMOS器件的制备方法，其特征在于，通过离子注入工艺形成所述源区，且所述源区的离子掺杂类型与所述漏极接触区的离子掺杂类型相同。5.根据权利要求1所述的LDMOS器件的制备方法，其特征在于，所述源区的数目为2，且间隔排布于所述阱区内，并分别与所述第一沟槽栅极及所述第二沟槽栅极相贴设置。6.根据权利要求5所述的LDMOS器件的制备方法，其特征在于，所述方法还包括通过离子注入工艺于所述阱区的表层中形成体区引出区的步骤，其中，所述体区引出区形成于所述源区之间，且与所述源区相贴设置，其离子掺杂类型与所述源区的离子掺杂类型相反。7.根据权利要求1所述的LDMOS器件的制备方法，其特征在于，所述方法还包括通过离子注入工艺于所述阱区下方形成载流子存储层的步骤。8.根据权利要求7所述的LDMOS器件的制备方法，其特征在于，所述载流子存储层的离子掺杂类型与所述源区的离子掺杂类型相同，且其离子掺杂浓度小于所述源区的离子掺杂浓度。9.根据权利要求8所述的LDMOS器件的制备方法，其特征...

【专利技术属性】
技术研发人员：张红林，陈天，肖莉，王黎，陈华伦，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：