三维存储器及其制备方法、存储系统技术方案

本申请提供了一种三维存储器及其制备方法、存储系统。制备三维存储器的方法包括：形成叠层结构，其中，所述叠层结构包括核心区和台阶区；形成分别贯穿所述核心区内叠层结构和所述台阶区内叠层结构的沟道结构；去除所述台阶区内未被所述沟道结构贯穿的叠层结构的至少部分形成台阶结构，其中，所述台阶区贯穿有所述沟道结构的叠层结构形成连接结构，位于所述台阶区的沟道结构包括沿所述连接结构延伸方向延伸的第一沟道结构；以及形成贯穿所述台阶结构的虚设沟道结构。结构的虚设沟道结构。结构的虚设沟道结构。

【技术实现步骤摘要】
三维存储器及其制备方法、存储系统


[0001]本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器的结构及其制备方法、存储系统。

技术介绍

[0002]随着集成电路技术的快速发展，人们对三维存储器(例如3D NAND存储器)的集成度要求越来越高，其制备工艺面临的挑战也越来越大。现有的3D NAND存储器通常包含具有存储功能的核心区和与核心区相连的台阶区。在台阶区中设置有力学支撑的虚设沟道结构阵列。一般地，可按虚设沟道结构在台阶区中的位置将其分为两类，一类是位于将台阶结构隔离成多个相互独立部分的连接结构区域内，另一类是位于台阶区的台阶结构区域内。
[0003]应当理解，该
技术介绍
部分描述的内容仅用于帮助理解本申请公开的技术方案，而并非一定属于本申请的申请日之前的现有技术。

技术实现思路

[0004]本申请一方面提供了一种制备三维存储器的方法。所述方法包括：形成叠层结构，其中，所述叠层结构包括核心区和台阶区；形成分别贯穿所述核心区内的叠层结构和所述台阶区内的叠层结构的沟道结构；去除所述台阶区内未被所述沟道结构贯穿的叠本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制备方法，其特征在于，所述方法包括：形成叠层结构，其中，所述叠层结构包括核心区和台阶区；形成分别贯穿所述核心区内的叠层结构和所述台阶区内的叠层结构的沟道结构；去除所述台阶区内未被所述沟道结构贯穿的叠层结构的至少部分形成台阶结构，其中，所述台阶区贯穿有所述沟道结构的叠层结构形成连接结构，位于所述台阶区的沟道结构包括沿所述连接结构延伸方向延伸的第一沟道结构；以及形成贯穿所述台阶结构的虚设沟道结构。2.根据权利要求1所述的方法，其中，所述叠层结构包括交替堆叠的电介质层和牺牲层，所述方法还包括：形成沿第一方向贯穿所述连接结构，并沿第二方向延伸的沟槽；以及经由所述沟槽去除所述牺牲层的位于所述连接结构内的部分，其中，所述第一方向为所述电介质层和所述牺牲层堆叠的方向，所述第二方向为所述连接结构延伸的方向，所述第二方向与所述第一方向垂直。3.根据权利要求1所述的方法，其中，所述第一沟道结构沿所述连接结构延伸的方向贯穿所述连接结构。4.根据权利要求2所述的方法，其中，形成所述沟道结构的步骤包括：在所述叠层结构上设置具有沟道孔图案的第一掩膜层，其中，所述沟道孔图案在所述叠层结构上的投影分别位于所述核心区和所述连接结构内；经由所述沟道孔图案刻蚀所述叠层结构，形成贯穿所述叠层结构的沟道孔；以及在所述沟道孔内依次填充功能层和沟道层形成所述沟道结构。5.根据权利要求1所述的方法，其中，形成所述虚设沟道结构的步骤包括：在所述叠层结构上设置具有虚设沟道孔图案的第二掩膜层，其中，所述虚设沟道孔图案在所述叠层结构上的投影位于所述台阶区的所述连接结构外的区域；经由所述虚设沟道孔图案去除所述叠层结构的一部分形成虚设沟道孔；以及在所述虚设沟道孔内形成填充层。6.根据权利要求4所述的方法，其中，所述沟道孔图案包括投影位于所述连接结构内的第一图案和第二图案，所述第一图案沿所述第二方向延伸，以及所述台阶区内的沟道结构还包括第二沟道结构，其中，形成所述第一沟道结构和所述第二沟道结构的步骤包括：经由所述第一图案和所述第二图案去除所述叠层结构的一部分，分别形成第一沟道孔和第二沟道孔；以及分别在所述第一沟道孔和所述第二沟道孔内填充所述功能层和所述沟道层，形成所述第一沟道结构和所述第二沟道结构。7.根据权利要求1所述的方法，其中，在形成所述台阶结构之后，所述方法还包括：在所述台阶结构上覆盖台阶介质层，以及在形成所述虚设沟道结构的步骤中，所述虚设沟道结构贯穿所述台阶介质层。8.根据权利要求6所述的方法，其中，多个所述第二沟道结构在垂直于所述第一方向的平面内...

【专利技术属性】
技术研发人员：武俞刚，袁彬，许宗珂，张强威，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：