高速光检测装置制造方法及图纸

本申请涉及高速光检测装置。公开了一种电路，包含：一光检测器，包含一第一读出端子及一第二读出端子，该第二读出端子不同于该第一读出端子；一第一读出电路，耦接于该第一读出端子，并被配置用于输出一第一读出电压；一第二读出电路，耦接于该第二读出端子，并被配置用于输出一第二读出电压；以及一共模模拟数字转换器，包含：一第一输入端子，耦接于一第一电压源；一第二输入端子，耦接于一共模产生器，该共模产生器被配置用于接收该第一读出电压及该第二读出电压并产生一共模电压，该共模电压介于该第一读出电压及该第二读出电压之间；以及一第一输出端子，被配置用于输出对应于该光检测器产生的一电流量的一第一输出信号。测器产生的一电流量的一第一输出信号。测器产生的一电流量的一第一输出信号。

【技术实现步骤摘要】
高速光检测装置
[0001]本申请是国家申请号为201880035981.X(国际申请号为PCT/US2018/025949，国际申请日为2018年4月3日，专利技术名称为“高速光检测装置”)之申请的分案申请。
[0002]相关申请的交叉引用
[0003]本申请是2018年2月28提交的美国专利申请15/908,447的部分继续并要求其权益，该美国专利申请要求于2017年2月28提交的美国临时申请62/465,139、于2017年3月31日提交的美国临时专利申请62/479,322、于2017年5月10日提交的美国临时专利申请62/504,531、于2017年4月13日提交的美国临时专利申请62/485,003、于2017年5月27日提交的美国临时专利申请62/511,977、于2017年7月18日提交的美国临时专利申请62/534,179、于2017年9月21日提交的美国临时专利申请62/561,266、于2018年1月3日提交的美国临时专利申请62/613,054、于2018年1月15日提交的美国临时专利申请62/617,317的优先权；并且是于2016年10月31日提交的美国专利申请15/338,660的部分继续并且要求其权益，该美国专利申请要求于2016年2月12日提交的美国临时专利申请62/294,436、于2015年12月28日提交的美国临时专利申请62/271,386、以及于2015年11月6日提交的美国临时专利申请62/251,691的优先权，所有这些申请通过参考引入其全部。
[0004]本申请还要求于2017年4月4日提交的美国临时申请62/481,131、于2017年5月27日提交的美国临时申请62/511,977、于2017年8月8日提交的美国临时申请62/542,329、于2017年9月21日提交的美国临时申请62/561,256、于2017年11月5日提交的美国临时申请62/581,720、于2017年11月5日提交的美国临时申请62/581,777、于2017年11月11日提交的美国临时申请62/596,914的优先权，所有这些申请通过参考引入其全部。


[0005]本专利技术涉及利用光检测器来检测光。

技术介绍

[0006]光在自由空间中传播，或者光学介质耦合到将光信号转换为电信号以用于处理的光检测器。

技术实现思路

[0007]根据本专利技术所描述的目标之一专利技术态样，三维物体所反射的光可以由成像系统的光检测器进行检测。此光检测器能将检测到的光转换为多个电荷。每个光检测器可包含用以收集电荷的两组开关。可依时序切换两组开关所控制的电荷收集过程，使得成像系统可以确认检测光的相位信息。成像系统可以用相位信息来分析与三维物体关联的特性，包含深度信息或材料成分。成像系统也可以用相位信息来分析与以下相关联的特性：眼态识别、体态辨识(gesture recognition)、三维物体扫描/影片录制、动作追踪(motion tracking)和/或扩增/虚拟现实(augmented/virtual reality)应用。
[0008]一般来说，本专利技术所述主题的一个创新方面可体现为一电路，包含：一光检测器，
包含一第一读出端子及一第二读出端子，所述的第二读出端子不同于所述的第一读出端子；一第一读出子电路包含一第一MOSFET晶体管及一第二MOSFET晶体管，所述的第一MOSFET晶体管包含耦接于一第一控制电压源的一第一栅极端子、一第一沟道端子，以及耦接于所述的光检测器的所述的第一读出端子的一第二沟道端子；所述的第二MOSFET晶体管包含耦接于一第二控制电压源的一第二栅极端子、耦接于一供应电压节点的一第三沟道端子，以及耦接于所述的第一沟道端子的一第四沟道端子；以及一第二读出子电路包含一第三MOSFET晶体管及一第四MOSFET晶体管，所述的第三MOSFET晶体管包含耦接于所述的第一控制电压源的一第三栅极端子、一第五沟道端子，以及耦接于所述的光检测器的所述的第二读出端子的一第六沟道端子；以及该第四MOSFET晶体管包含耦接于所述的第二控制电压源的一第四栅极端子、耦接于所述的供应电压节点的一第七沟道端子，以及耦接于第五沟道端子的一第八沟道端子。在操作所述电路时，所述的第一控制电压源产生一第一控制电压，所述的第一控制电压被配置用于建立一第一电压差及一第二电压差，所述的第一电压差为一差值介于所述的供应电压节点的一供应电压和所述的第一读出端子的一第一电压之间，所述的第二电压差为一差值介于所述的供应电压节点的所述的供应电压和所述的第二读出端子的一第二电压之间。
[0009]此电路的具体实施可包含一种或多种以下特征。例如，于操作所述电路时，所述的第一控制电压被配置用于使所述的第一MOSFET晶体管及所述的第三MOSFET晶体管各别地操作在次临界区或饱和区。
[0010]在一些实施方案中，所述的第一电压差和所述的第二电压差大于或等于所述的供应电压的百分之十。
[0011]在一些实施方案中，于操作电路时，与没有所述的第一MOSFET晶体管和所述的第三MOSFET晶体管的电路相比，所述的第一控制电压源降低了通过所述的第一读出端子收集的一第一暗电流和通过所述的第二读出端子收集的一第二暗电流。
[0012]在一些实施方案中，所述的光检测器还包含一p型掺杂本体，所述的第一读出端子和该第二读出端子包含多个n型掺杂区，以及所述的第一MOSFET晶体管和所述的第三MOSFET晶体管都为n型MOSFET晶体管。
[0013]在一些实施方案中，所述的光检测器还包含一n型掺杂本体，所述的第一读出端子和所述的第二读出端子包含多个n型掺杂区，以及所述的第一MOSFET晶体管和所述的第三MOSFET晶体管都为p型MOSFET晶体管。
[0014]在一些实施方案中，所述的光检测器为一开关光检测器，并被配置用于时差测距检测。
[0015]在一些实施方案中，所述的光检测器还包含一光吸收区，且所述的光吸收区包含锗。所述的光检测器还包含一第一控制端子和一第二控制端子。所述的光检测器可包含一凹槽，且所述的光吸收区的至少一部分嵌入在所述的凹槽中。
[0016]本专利技术所述主题的另一创新方面可体现在用于操作一电路的方法，所述的电路包含一光检测器，所述的光检测器具有耦接于一第一读出子电路的一第一读出端子及耦接于一第二读出子电路的一第二读出端子。所述的方法包含：通过耦接于所述的第一读出子电路及所述的第二读出子电路的一第一控制电压源产生一第一控制电压，所述的第一控制电压被配置用于个别地操作所述的第一读出子电路的一第一MOSFET晶体管及所述的第二读
出电路的一第三MOSFET晶体管在次临界区或饱和区；以及执行一光检测器读出步骤，包含设定所述的第一读出子电路的一第一输出端子为一第五电压，以及设定所述的第二读出子电路的一第二输出端子为一第六电压；其中控制所述的第一控制电压源以建立一第一电压差及一第二电压差，所述的第一电压差为所述的第一读出子电路和所述的第二读出子电路的一供应电压与所述的第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路，包含：一光检测器，包含一第一读出端子及一第二读出端子，该第二读出端子不同于该第一读出端子；一第一读出电路，耦接于该第一读出端子，并被配置用于输出一第一读出电压；一第二读出电路，耦接于该第二读出端子，并被配置用于输出一第二读出电压；以及一共模模拟数字转换器，包含：一第一输入端子，耦接于一第一电压源；一第二输入端子，耦接于一共模产生器，该共模产生器被配置用于接收该第一读出电压及该第二读出电压并产生一共模电压，该共模电压介于该第一读出电压及该第二读出电压之间；以及一第一输出端子，被配置用于输出对应于该光检测器产生的一电流量的一第一输出信号。2.如权利要求1所述的电路，还包含一差模模拟数字转换器，该差模模拟数字转换器包含：一第三输入端子，耦接于该第一读出电路，并被配置用于接收该第一读出电压；一第四输入端子，耦接于该第二读出电路，并被配置用于接收该第二读出电压；以及一第二输出端子，被配置用于输出对应于该光检测器产生的一时差测距信息的一第二输出信号，其中，该电路被操作以同步产生该第一输出信号及该第二输出信号。3.如权利要求1所述的电路，其中该第一读出电路包含：一第一电容器，耦接于该第一读出端子；以及一第一源极随耦器电路，耦接于该第一电容器，并被配置用于产生该第一读出电压；以及其中该第二读出电路包含：一第二电容器，耦接于该第二读出端子；以及一第二源极随耦器电路，耦接于该第二电容器，并被配置用于产生该第二读出电压。4.如权利要求1所述的电路，其中该第一读出电路包含：一第一MOSFET晶体管，包含：一第一栅极端子，耦接于一第一控制电压源；一第一沟道端子；以及一第二沟道端子，耦接于该光检测器的该第一读出端子；一第二MOSFET晶体管，包含：一第二栅极端子，耦接于一第二控制电压源；一第三沟道端子，耦接于一供应电压节点；以及一第四沟道端子，耦接于该第一沟道端子；一第一电容器，耦接于该第一MOSFET晶体管的该第一沟道端子；以及一第一源极随耦器电路，耦接于该第一电容器，并被配置用于产生该第一读出电压，以及其中该第二读出电路包含：
一第...

【专利技术属性】
技术研发人员：那允中，梁哲夫，陈书履，郑斯璘，刘汉鼎，陈建龙，吕元復，林杰霆，陈柏均，陈慧文，朱书纬，林崇致，朱冠祯，
申请(专利权)人：奥特逻科公司，
类型：发明
国别省市：