【技术实现步骤摘要】
【国外来华专利技术】高速光检测装置III相关申请的交叉引用本申请是2018年2月28提交的美国专利申请15/908,447的部分继续并要求其权益,该美国专利申请要求于2017年2月28提交的美国临时申请62/465,139、于2017年3月31日提交的美国临时专利申请62/479,322、于2017年5月10日提交的美国临时专利申请62/504,531、于2017年4月13日提交的美国临时专利申请62/485,003、于2017年5月27日提交的美国临时专利申请62/511,977、于2017年7月18日提交的美国临时专利申请62/534,179、于2017年9月21日提交的美国临时专利申请62/561,266、于2018年1月3日提交的美国临时专利申请62/613,054、于2018年1月15日提交的美国临时专利申请62/617,317的优先权;并且是于2016年10月31日提交的美国专利申请15/338,660的部分继续并且要求其权益,该美国专利申请要求于2016年2月12日提交的美国临时专利申请62/294,436、于2015年12月28日提交的美国临时专利申请62/271,386、以及于2015年11月6日提交的美国临时专利申请62/251,691的优先权,所有这些申请通过参考引入其全部。本申请还要求于2017年4月4日提交的美国临时申请62/481,131、于2017年5月27日提交的美国临时申请62/511,977、于2017年8月8日提交的美国临时申请62/542,329、于2017年9月21日提交的美国临时申请62/561,256、于20 ...
【技术保护点】
1.一种电路,包含:/n一光检测器,包含一第一读出端子及一第二读出端子,该第二读出端子不同于该第一读出端子;/n一第一读出子电路,包含:/n一第一MOSFET晶体管,包含:/n一第一栅极端子,耦接于一第一控制电压源;/n一第一沟道端子;以及/n一第二沟道端子,耦接于该光检测器的该第一读出端子;以及/n一第二MOSFET晶体管,包含:/n一第二栅极端子,耦接于一第二控制电压源;/n一第三沟道端子,耦接于一供应电压节点;以及/n一第四沟道端子,耦接于该第一沟道端子;以及/n一第二读出子电路,包含:/n一第三MOSFET晶体管,包含:/n一第三栅极端子,耦接于该第一控制电压源;/n一第五沟道端子;以及/n一第六沟道端子,耦接于该光检测器的该第二读出端子;以及/n一第四MOSFET晶体管,包含:/n一第四栅极端子,耦接于该第二控制电压源;/n一第七沟道端子,耦接于该供应电压节点;以及/n一第八沟道端子,耦接于该第五沟道端子,/n其中,在操作该电路时,该第一控制电压源产生一第一控制电压,该第一控制电压被配置用于建立一第一电压差及一第二电压差,该第一电压差为一差值介于该供应电压节点的一供应电压和该 ...
【技术特征摘要】
【国外来华专利技术】20170404 US 62/481,131;20170413 US 62/485,003;20171.一种电路,包含:
一光检测器,包含一第一读出端子及一第二读出端子,该第二读出端子不同于该第一读出端子;
一第一读出子电路,包含:
一第一MOSFET晶体管,包含:
一第一栅极端子,耦接于一第一控制电压源;
一第一沟道端子;以及
一第二沟道端子,耦接于该光检测器的该第一读出端子;以及
一第二MOSFET晶体管,包含:
一第二栅极端子,耦接于一第二控制电压源;
一第三沟道端子,耦接于一供应电压节点;以及
一第四沟道端子,耦接于该第一沟道端子;以及
一第二读出子电路,包含:
一第三MOSFET晶体管,包含:
一第三栅极端子,耦接于该第一控制电压源;
一第五沟道端子;以及
一第六沟道端子,耦接于该光检测器的该第二读出端子;以及
一第四MOSFET晶体管,包含:
一第四栅极端子,耦接于该第二控制电压源;
一第七沟道端子,耦接于该供应电压节点;以及
一第八沟道端子,耦接于该第五沟道端子,
其中,在操作该电路时,该第一控制电压源产生一第一控制电压,该第一控制电压被配置用于建立一第一电压差及一第二电压差,该第一电压差为一差值介于该供应电压节点的一供应电压和该第一读出端子的一第一电压之间,该第二电压差为一差值介于该供应电压节点的该供应电压和该第二读出端子的一第二电压之间。
2.如权利要求1所述的电路,其中于操作该电路时,该第一控制电压被配置用于使该第一MOSFET晶体管及该第三MOSFET晶体管各别地操作在次临界区或饱和区。
3.如权利要求1所述的电路,其中该第一电压差和该第二电压差大于或等于该供应电压的百分之十。
4.如权利要求1所述的电路,其中于操作该电路时,与没有该第一MOSFET晶体管及该第三MOSFET晶体管的一电路相比,该第一控制电压源降低通过该第一读出端子收集的一第一暗电流,以及降低通过该第二读出端子收集的一第二暗电流。
5.如权利要求1所述的电路,其中:
该光检测器还包含一p型掺杂本体;
该第一读出端子及该第二读出端子包含多个n型掺杂区;以及
该第一MOSFET晶体管及该第三MOSFET晶体管都为n型MOSFET晶体管。
6.如权利要求1所述的电路,其中:
该光检测器还包含一n型掺杂本体;
该第一读出端子及该第二读出端子包含多个p型掺杂区;以及
该第一MOSFET晶体管及该第三MOSFET晶体管都为p型MOSFET晶体管。
7.如权利要求1所述的电路,其中该光检测器为一开关光检测器,并被配置用于时差测距检测。
8.如权利要求1所述的电路,其中该光检测器还包含一光吸收区,该光吸收区包含锗。
9.如权利要求8所述的电路,其中该光检测器还包含一第一控制端子及一第二控制端子。
10.如权利要求8所述的电路,其中该光检测器包含一凹槽,该光吸收区的至少一部分嵌入在该凹槽中。
11.一种用于操作一电路的方法,该电路包含一光检测器,该光检测器具有耦接于一第一读出子电路的一第一读出端子及耦接于一第二读出子电路的一第二读出端子,该方法包含:
通过耦接于该第一读出子电路及该第二读出子电路的一第一控制电压源产生一第一控制电压,该第一控制电压被配置用于个别地操作该第一读出子电路的一第一MOSFET晶体管及该第二读出子电路的一第三MOSFET晶体管在次临界区或饱和区;以及
执行一光检测器读出步骤,包含设定该第一读出子电路的一第一输出端子为一第五电压,以及设定该第二读出子电路的一第二输出端子为一第六电压,
其中,控制该第一控制电压源以建立一第一电压差及一第二电压差,该第一电压差为该第一读出子电路和该第二读出子电路的一供应电压与该第一读出端子的一第一电压之间的差值,该第二电压差为该供应电压与该第二读出端子的一第二电压之间的差值。
12.一种电路,包含:
一光发射装置,包含:
一阴极,耦接于一第一供应电压节点;以及
一阳极;
一MOSFET晶体管,包含:
一栅极端子,耦接于一输入信号源;
一第一沟道端子,耦接于该光发射装置的该阳极;以及
一第二沟道端子,耦接于一第二供应电压节点;
一第一电感器,包含:
一第一端子,耦接于一第三供应电压节点或一电流源;以及
一第二端子,耦接于该光发射装置的该阳极;以及
一第二电感器,包含:
一第三端子,耦接于该MOSFET晶体管的该栅极端子;以;以及
一第四端子,
其中,该第二电感器的一第二电感值经设定以让关联于该MOSFET晶体管的该栅极端子相关的一LC谐振频率对应于该输入信号源的一输入频率。
13.如权利要求12所述的电路,还包含一第一电容器,配置于该输入信号源及该MOSFET晶体管的该栅极端子之间,该第一电容器包含:
一第...
【专利技术属性】
技术研发人员:那允中,梁哲夫,陈书履,郑斯璘,刘汉鼎,陈建龙,吕元復,林杰霆,陈柏均,陈慧文,朱书纬,林崇致,朱冠祯,
申请(专利权)人:奥特逻科公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。