用于图像传感器的像素斜坡发生器控制器制造技术

描述了用于以强制执行斜坡和时钟信号的严格时序并使其同步的方式控制像素转换ADC的操作的技术。可以应用同步技术以基于将接收到的斜坡开始信号与输入时钟信号同步来生成校正的斜坡开始信号，并基于将输入时钟信号与校正的斜坡开始信号同步来生成控制器时钟信号。校正的斜坡开始信号和控制器时钟信号可用于控制斜坡使能信号的产生以及被数字像素转换计数使用的输出时钟信号的产生，其中斜坡使能信号用于控制像素斜坡电压产生数字像素转换计数的时序。计数的时序。计数的时序。

【技术实现步骤摘要】
用于图像传感器的像素斜坡发生器控制器


[0001]本专利技术总体上涉及图像传感器。更具体地，本专利技术实施例涉及用于互补金属氧化物半导体(complementary metal
‑
oxide semiconductor，简称“CMOS”)图像传感器中的像素转换的斜坡发生器电路的控制器。

技术介绍

[0002]许多电子设备包括相机和其他依赖数字图像传感器的功能。例如，大多数现代智能手机都具有一个或多个数码相机，这些数码相机依靠数字图像传感硬件和软件来捕获和处理图像。此类应用通常使用互补金属氧化物半导体(CMOS)图像传感器(CIS)执行图像传感。随着时间的推移，消费者希望这些图像传感器具有更高的性能，包括更高的分辨率和更低的噪音。此外，特别是在(例如，具有固定电池容量的)便携式电子设备中，人们希望在不对功耗和动态范围产生不利影响的情况下提供这样的特性。例如，模拟电源驱动了现代CIS功耗的一个重要部分(如果不是主要的话)。因此，在便携式电子设备中实现高性能CIS可能涉及在严格的功率效率和噪声限制内设计模数转换器(ADC)和其他组件。
[0003]CMOS图像传感器中的ADC将模拟像素信息转换为数字代码。传统架构通常包括基于斜坡的ADC，该基于斜坡的ADC将模拟像素输出电压(对应于像素检测到的信号强度)与参考斜坡电压进行比较。通常，整行像素之间共享相同的斜坡电压。由于现代图像传感器通常可以在每行包括数千个像素，通常可以在一行中使用数千个比较器进行模数转换，所有的比较器都基于相同的斜坡电压。比较器和斜坡发生器可能是每行像素中的主要噪声源，并且图像质量在很大程度上取决于该噪声是否远低于其他像素噪声(例如，随机像素噪声)。
[0004]因为图像传感器应用对斜坡发生器噪声非常敏感，所以许多这样的应用对斜坡生成电路提出了严格的设计要求。例如，图像传感器应用中的高性能在一定程度上取决于对斜坡电压同步和其他时序的严格控制，即使在功率消耗和占用面积最小的情况下也是如此。在时钟速度、像素数量、像素密度和其他设计规范不断增加的情况下，传统方法往往无法满足此类设计要求。

技术实现思路

[0005]实施例以强制执行严格的斜坡和时钟信号的时序和同步的方式控制像素转换ADC的操作。例如，应用同步技术以基于将接收到的斜坡开始信号与输入时钟信号同步来生成校正的斜坡开始信号，并基于将输入时钟信号与校正的斜坡开始信号同步来生成控制器时钟信号。然后可以控制斜坡使能信号，以在预定斜坡持续时间内能够产生斜坡，该斜坡持续时间响应于校正的斜坡开始信号开始并且在控制器时钟信号的预定周期数之后结束。还可以控制输出时钟信号的输出以在预定时钟持续时间内跟踪控制器时钟信号，该预定时钟持续时间响应于校正的斜坡开始信号开始并且在控制器时钟信号的预定周期数之后结束。一些实施例可以至少基于受控斜坡使能信号和输出时钟信号来控制像素转换。例如，对于一行像素中的每个像素，可以将相应的模拟像素响应电平与响应于斜坡使能信号而生成的斜
坡电压进行比较，以生成相应的像素输出信号，并且可以生成相应的数字输出值，以表示对应于相应像素输出信号的输出时钟信号的已计数的时钟周期数。
[0006]根据一组实施例，提供了一种像素斜坡发生器控制器。该像素斜坡发生器控制器包括：斜坡到时钟同步器，用于基于将接收到的斜坡开始信号与输入时钟信号同步来生成校正的斜坡开始信号；时钟到斜坡同步器，与斜坡到时钟同步器耦合，并以基于将输入时钟信号与校正的斜坡开始信号同步来生成控制器时钟信号；斜坡时序控制器，与斜坡到时钟同步器和时钟到斜坡同步器耦合。斜坡时序控制器用于：产生斜坡使能信号，该斜坡使能信号指示响应于校正的斜坡开始信号的断言(assertion)开始对斜坡电压充电，并且响应于检测到校正的斜坡开始信号之后已经经过预定斜坡持续时间而停止对斜坡电压充电；从控制器时钟信号生成输出时钟信号，使得响应于校正的斜坡开始信号的断言，开始生成输出时钟信号，并且响应于检测到在校正的斜坡开始信号之后已经经过预定时钟持续时间而停止生成输出时钟信号。
[0007]根据另一组实施例，提供了一种像素模数转换(ADC)系统。该像素ADC系统包括：像素斜坡发生器控制器，用于：断言斜坡使能信号，该斜坡使能信号响应于校正的斜坡开始信号开始并持续预定斜坡持续时间；并且生成跟踪控制器时钟信号的输出时钟信号，该控制器时钟信号响应于校正的斜坡开始信号开始并持续预定时钟持续时间，其中校正的斜坡开始信号对应于接收的与输入时钟信号同步的斜坡开始信号，并且控制器时钟信号对应于与校正的斜坡开始信号同步的输入时钟信号。像素ADC系统还包括：斜坡发生器，与像素斜坡发生器控制器耦合，以响应于斜坡使能信号产生斜坡电压；多个像素比较器，与斜坡发生器耦合，每个像素比较器响应于将相应的模拟像素响应电平与斜坡电压进行比较而产生相应的像素输出信号；以及多个像素计数器，每个像素计数器与多个像素比较器中的相应一个像素比较器以及像素斜坡发生器控制器耦合，以输出相应的数字输出值，该数字输出值表示对应于所述多个像素比较器中的每一个的所述像素输出信号的输出时钟信号的已计数的时钟周期数。
[0008]根据另一组实施例，提供了一种用于图像传感器中的像素转换的方法。该方法包括：将接收到的斜坡开始信号与输入时钟信号同步，以生成校正的斜坡开始信号；将输入时钟信号与校正的斜坡开始信号同步，以生成控制器时钟信号；断言斜坡使能信号，该斜坡使能信号响应于校正的斜坡开始信号开始并持续预定斜坡持续时间；输出用于跟踪控制器时钟信号的输出时钟信号，该控制器时钟信号响应于校正的斜坡开始信号开始并持续预定时钟持续时间；对于每个像素，通过将多个模拟像素响应电平中的相应一个与响应于斜坡使能信号而生成的斜坡电压进行比较，将多个像素的多个模拟像素响应电平转换为对应的多个数字输出值，以产生相应的像素输出信号，以及生成多个数字输出值中的相应一个以表示对应于所述相应像素输出信号的输出时钟信号的时钟周期的计数数量。
附图说明
[0009]所附附图对本申请的实施例进行了说明，并构成本申请的一部分。附图连同描述用于解释本专利技术的原理。
[0010]图1示出了说明性的传统像素模数转换器(ADC)系统。
[0011]图2示出了图1的说明性信号的简化图。
[0012]图3示出了根据本文描述的实施例的新型像素斜坡发生器控制器。
[0013]图4示出了根据各种实施例的说明性新颖像素ADC系统的框图。
[0014]图5示出了图4的说明性信号的简化图。
[0015]图6示出了根据各种实施例的说明性像素斜坡发生器控制器的电路框图。
[0016]图7示出了根据各种实施例的用于在高时钟频率下实现斜坡计数器和/或时钟计数器的说明性递减计数器架构的电路框图。
[0017]图8示出了根据各种实施例的用于图像传感器中的像素转换的说明性方法的流程图。
[0018]在附图中，相似的组件和/或特征可以具有相同的附图标记。此外，相同类型的各种组件可以通过在附图标记后加本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素斜坡发生器控制器，包括：斜坡到时钟同步器，用于基于将接收到的斜坡开始信号与输入时钟信号同步来生成校正的斜坡开始信号；时钟到斜坡同步器，与所述斜坡到时钟同步器耦合，用于基于将所述输入时钟信号与所述校正的斜坡开始信号同步来生成控制器时钟信号；和斜坡时序控制器，与所述斜坡到时钟同步器和所述时钟到斜坡同步器耦合，用于：生成斜坡使能信号，所述斜坡使能信号指示响应于所述校正的斜坡开始信号的断言而开始对斜坡电压充电，并且响应于检测到在所述校正的斜坡开始信号之后已经经过预定斜坡持续时间而停止对所述斜坡电压充电；和从所述控制器时钟信号生成输出时钟信号，使得响应于所述校正的斜坡开始信号的断言而开始生成所述输出时钟信号，并响应于检测到在所述校正的斜坡开始信号之后已经经过预定时钟持续时间而停止生成所述输出时钟信号。2.根据权利要求1所述的像素斜坡发生器控制器，还包括：占空比校正块，用于通过从参考时钟发生器接收参考时钟信号并将所述参考时钟信号的占空比调整为百分之五十来生成所述输入时钟信号。3.根据权利要求1所述的像素斜坡发生器控制器，其中：所述斜坡到时钟同步器包括耦合在链中的N个触发器，使得：所述N个触发器中的每一个具有与所述输入时钟信号耦合的相应时钟输入；所述N个触发器的第一至第N
‑
1个触发器中的每一个的相应数据输出分别与所述N个触发器的第二至第N个触发器中的每一个的相应数据输入耦合；所述第一个触发器的所述相应数据输入与所述接收到的斜坡开始信号耦合；和所述第N个触发器的所述相应数据输出是所述校正的斜坡开始信号。4.根据权利要求1所述的像素斜坡发生器控制器，其中：所述时钟到斜坡同步器包括门控电路，所述门控电路用于通过使用所述校正的斜坡开始信号对所述输入时钟信号进行门控来生成所述控制器时钟信号，使得所述控制器时钟信号无毛刺且与所述输入时钟信号具有相同的占空比。5.根据权利要求4所述的像素斜坡发生器控制器，其中，所述门控电路包括：触发器，具有与所述校正的斜坡开始信号耦合的数据输入、与所述输入时钟信号耦合的时钟输入、与所述输入时钟信号耦合的复位输入、以及数据输出；和逻辑组件，具有与所述触发器的所述数据输出耦合的第一逻辑输入、与所述输入时钟信号耦合的第二逻辑输入、以及作为所述触发器的所述数据输出和所述输入时钟信号的函数而产生的逻辑输出，其中所述逻辑输出是所述控制器时钟信号。6.根据权利要求1所述的像素斜坡发生器控制器，其中，所述斜坡时序控制器包括：斜坡计数器，被配置为由所述控制器时钟信号计时，由所述校正的斜坡开始信号触发，以在对应于所述预定斜坡持续时间的多个时钟周期内开始对所述控制器时钟信号的时钟周期进行计数，并在完成对所述控制器时钟信号的所述多个时钟周期的计数时，断言斜坡停止信号。7.根据权利要求6所述的像素斜坡发生器控制器，其中，所述斜坡时序控制器还包括：
数字逻辑，用于生成所述斜坡使能信号，响应于检测到所述校正的斜坡开始信号的断言，所述斜坡使能信号被断言；响应于检测到所述斜坡停止信号的断言，所述斜坡使能信号被取消断言。8.根据权利要求6所述的像素斜坡发生器控制器，其中所述斜坡计数器包括：N位计数器，由所述控制器时钟信号计时，用于加载与对应于所述预定斜坡持续时间的时钟周期数相对应的起始值，并且响应于所述校正的斜坡开始信号从所述起始值开始计数；停止值检测器，与所述N位计数器耦合，用于在检测到所述N位计数器的停止值条件时断言检测输出信号；和触发器，与所述停止值检测器耦合，用于响应于检测到所述检测输出信号的断言，断言所述斜坡停止信号，并且保持所述斜坡停止信号被断言直到所述斜坡计数器复位。9.根据权利要求8所述的像素斜坡发生器控制器，其中：所述N位计数器包括：时钟分频器级，具有J个可加载的真单相时钟L
‑
TSPC触发器，所述J个L
‑
TSPC触发器被设置为纹波计数器，以输入频率F接收所述控制器时钟信号并输出分频频率为[F/(2^J)]的分频时钟信号；和递减计数器级，具有由所述分频时钟信号同步计时的N
‑
J个反转触发器TFF；所述起始值是对应于所述预定斜坡持续时间加(2^J)
‑
1的时钟周期数；和所述停止值检测器用于在所有N
‑
J个反转触发器的相应输出均指示为零时，检测所述停止值条件为所述N位递减计数器的全零条件。10.如权利要求9所述的像素斜坡发生器控制器，其中：所述N位递减计数器为11位递减计数器；所述时钟分频器级有两个L
‑
TSPC触发器；和所述递减计数器级有9个反转触发器。11.根据权利要求1所...

【专利技术属性】
技术研发人员：穆罕默德，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：发明
国别省市：