【技术实现步骤摘要】
阴影烘焙方法、装置、电子设备和存储介质
[0001]本专利技术涉及计算机领域,具体涉及一种阴影烘焙方法、装置、电子设备和存储介质。
技术介绍
[0002]阴影贴图(Shadow Mapping)是在三维计算机图形中加入阴影的过程,阴影贴图可以在不减少帧率的情况下使画面达到真实光照和阴影的效果。
[0003]由于阴影贴图的分辨率越高、阴影效果越精细,其计算耗时越长,因此,目前高精度的阴影贴图的烘焙效率低下。
技术实现思路
[0004]本专利技术实施例提供一种阴影烘焙方法、装置、电子设备和存储介质,可以提升烘焙效率。
[0005]本专利技术实施例提供一种阴影烘焙方法,包括:
[0006]获取场景中目标模型的低精阴影贴图;
[0007]确定所述低精阴影贴图中的低精边界;
[0008]对所述低精边界进行上采样处理,得到上采样低精边界,所述上采样低精边界由上采样低精边界像素构成;
[0009]选取所述上采样低精边界像素作为上采样高精边界像素;
[0010]基于上采样高精边界生成所述目标模型的高精阴影贴图,从而实现阴影烘焙,上采样高精边界由所述上采样高精边界像素构成。
[0011]本专利技术实施例还提供一种阴影烘焙装置,包括:
[0012]获取单元,用于获取场景中目标模型的低精阴影贴图;
[0013]确定单元,用于确定所述低精阴影贴图中的低精边界;
[0014]上采样单元,用于对所述低精边界进行上采样处理,得到上采样低精边界, ...
【技术保护点】
【技术特征摘要】
1.一种阴影烘焙方法,其特征在于,包括:获取场景中目标模型的低精阴影贴图;确定所述低精阴影贴图中的低精边界;对所述低精边界进行上采样处理,得到上采样低精边界,所述上采样低精边界由上采样低精边界像素构成;选取所述上采样低精边界像素作为上采样高精边界像素;基于上采样高精边界生成所述目标模型的高精阴影贴图,从而实现阴影烘焙,所述上采样高精边界由所述上采样高精边界像素构成。2.如权利要求1所述的阴影烘焙方法,其特征在于,所述场景中还包括光源,所述选取所述上采样低精边界像素作为上采样高精边界像素,包括:在所述场景中对所述上采样低精边界像素进行光线追踪处理,得到所述光源和所述上采样低精边界像素之间的连接状态;基于所述光源和所述上采样低精边界像素之间的连接状态,生成上采样低精阴影贴图,并确定所述上采样低精阴影贴图的上采样低精边界,所述上采样低精边界由上采样高精边界像素构成。3.如权利要求2所述的阴影烘焙方法,其特征在于,所述连接状态包括通达状态和遮挡状态,所述在所述场景中对所述上采样低精边界像素进行光线追踪处理,得到所述光源和所述上采样低精边界像素之间的连接状态,包括:当所述上采样低精边界像素和所述光源之间连通时,将所述光源和所述上采样低精边界像素之间的连接状态确定为通达状态;当所述上采样低精边界像素和所述光源之间不连通时,将所述光源和所述上采样低精边界像素之间的连接状态确定为遮挡状态。4.如权利要求2所述的阴影烘焙方法,其特征在于,上采样低精阴影贴图由上采样高精阴影像素构成,所述基于所述光源和所述上采样低精边界像素之间的连接状态,生成上采样低精阴影贴图,并确定所述上采样低精阴影贴图的上采样低精边界,包括:当所述光源和所述上采样低精边界像素之间的连接状态为遮挡状态时,将所述上采样低精边界像素确定为上采样高精阴影像素;将所述上采样高精阴影像素的边界像素确定为上采样高精边界像素。5.如权利要求1所述的阴影烘焙方法,其特征在于,所述场景中还包括光源,所述获取场景中目标模型的低精阴影贴图,包括:获取场景中的目标模型,所述目标模型由目标像素构成;在所述场景中对所述目标像素进行光线追踪处理,得到所述光源和所述目标像素之间的连接状态;基于所述光源和所述目标像素之间的连接状态,获取所述目标模型的低精阴影贴图。6.如权利要求5所述的阴影烘焙方法,其特征在于,所述连接状态包括通达状态和遮挡状态,所述在所述场景中对所述目标像素进行光线追踪处理,得到所述光源和所述目标像素之间的连接状态,包括:当所述目标像素和所述光源之间连通时,将所述光源和所述目标像素之间的连接状态确定为通达状态;
当所述目标像素和所述光源之间不连通时,将所述光源和所述目标像素之间的连接状态确定为遮挡状态。7.如权利要求5所述的阴影烘焙方法,其特征在于,所述低精阴影贴图由低精阴影像素构成,所述基于所述光源和所述目标...
【专利技术属性】
技术研发人员:李元亨,徐华兵,曹舜,魏楠,
申请(专利权)人:腾讯科技深圳有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。