半导体器件及其制造方法、存储系统技术方案

本公开涉及一种半导体器件及其制造方法、存储系统。该用于制造半导体器件的方法包括：在衬底上形成下部堆叠结构；形成支撑体，其中，所述支撑体穿过所述下部堆叠结构的至少一部分；在所述下部堆叠结构上形成上部堆叠结构；以及形成贯穿所述上部堆叠结构并延伸穿过所述支撑体的至少一部分的栅线缝隙结构。述支撑体的至少一部分的栅线缝隙结构。述支撑体的至少一部分的栅线缝隙结构。

【技术实现步骤摘要】
半导体器件及其制造方法、存储系统


[0001]本公开涉及半导体领域，更具体的，涉及一种半导体器件及其制造方法、存储系统。

技术介绍

[0002]三维存储器因其较高的存储密度而愈来愈受到市场的青睐。三维存储器的生产厂商仍在追求增加三维存储器中堆叠结构的层数。
[0003]随着堆叠结构的层数不断增加，堆叠结构的应力状况更加复杂，制造三维存储器的工艺难度也不断提升。需要在追求堆叠结构的层数增加时，仍能保证所制造的三维存储器的质量。

技术实现思路

[0004]本公开的实施方式可至少解决上述相关技术中的一个或多个技术问题、或用于解决相关技术中的其它一些技术问题。
[0005]本公开的实施方式提供了一种用于制造半导体器件的方法，该方法包括：在衬底上形成下部堆叠结构；形成支撑体，其中，支撑体穿过下部堆叠结构的至少一部分；在下部堆叠结构上形成上部堆叠结构；以及形成贯穿上部堆叠结构并延伸穿过支撑体的至少一部分的栅线缝隙结构。
[0006]在一些实施方式中，栅线缝隙结构在平行于衬底的第一方向上的尺寸大于支撑体在第一方向上的尺寸。
[0007]在一些实施方式中，形成支撑体包括：形成凹槽，其中，凹槽穿过下部堆叠结构的至少一部分；以及在凹槽中形成支撑体。
[0008]在一些实施方式中，上部堆叠结构和下部堆叠结构均包括交替堆叠的绝缘层和牺牲层；在形成上部堆叠结构之后，该方法还包括：形成贯穿上部堆叠结构并延伸穿过支撑体的至少一部分的栅线缝隙；以及通过栅线缝隙将牺牲层置换为栅极层。
[0009]在一些实施方式中，形成栅线缝隙结构包括：在栅线缝隙中形成栅线缝隙结构。
[0010]在一些实施方式中，形成栅线缝隙结构包括：形成贯穿上部堆叠结构并延伸至支撑体的至少一部分的栅线缝隙；以及在栅线缝隙中形成栅线缝隙结构。
[0011]在一些实施方式中，形成支撑体包括：形成贯穿下部堆叠结构并延伸至衬底的至少一部分中的支撑体。
[0012]在一些实施方式中，在形成上部堆叠结构之后并在形成栅线缝隙之前，该方法还包括：在下部堆叠结构和上部堆叠结构形成台阶结构，其中，支撑体位于台阶结构对应的台阶区。
[0013]在一些实施方式中，该方法还包括：在同一工艺过程中形成支撑体和选择栅切口结构，其中，选择栅切口结构穿过下部堆叠结构的至少一部分，且沿平行于衬底的第一方向，选择栅切口结构与栅线缝隙结构接续设置。
[0014]在一些实施方式中，衬底包括依次堆叠的基体、连接层和刻蚀停止层；其中，支撑体延伸至刻蚀停止层；以及其中，栅线缝隙结构延伸至基体。
[0015]在一些实施方式中，支撑体的材料包括绝缘材料。
[0016]本申请另一方面提供半导体器件，该半导体器件包括：复合堆叠结构；支撑体，延伸至复合堆叠结构的至少一部分；以及栅线缝隙结构，贯穿复合堆叠结构，并延伸到支撑体的至少一部分。
[0017]在一些实施方式中，栅线缝隙结构在第一方向上的尺寸大于支撑体在第一方向上的尺寸，第一方向与复合堆叠结构的堆叠方向彼此相交。
[0018]在一些实施方式中，沿第一方向，栅线缝隙结构的两端相对支撑体延展相同的长度。
[0019]在一些实施方式中，复合堆叠结构包括交替堆叠的栅极层和绝缘层。
[0020]在一些实施方式中，复合堆叠结构包括台阶结构；其中，支撑体位于台阶结构对应的台阶区处。
[0021]在一些实施方式中，半导体器件还包括：选择栅切口结构，沿复合堆叠结构的堆叠方向，选择栅切口结构与支撑体具有相同的高度，且沿第一方向选择栅切口结构与栅线缝隙结构接续设置，第一方向与复合堆叠结构的堆叠方向彼此相交。
[0022]在一些实施方式中，支撑体的材料包括绝缘材料。
[0023]本公开的另一方面提供一种存储系统，该存储系统包括前述的半导体器件；以及控制器，与半导体器件电连接，并用于控制半导体器件。
[0024]本公开的实施方式提供的用于制造半导体器件的方法，利用支撑体在底部对绝缘层及栅线缝隙结构，可以加强堆叠结构的强度，减弱绝缘层及栅线缝隙结构变形程度。
[0025]此外，本公开实施方式提供的方法相比于现有工艺步骤可不增加额外的步骤，在现有的基础上可同步制造出支撑体，使得该方法比较简单。
[0026]该方法制造的半导体器件的栅极层形态较好，缺失材料的问题得到改善，电路性能更加优良。继而包括该半导体器件的存储系统具有较好的使用性能。
附图说明
[0027]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
[0028]图1是根据本公开实施方式的用于制造半导体器件的方法的流程框图；
[0029]图2至图8是根据本公开实施方式的用于制造半导体器件的方法的工艺图；以及
[0030]图9是根据本公开实施方式的存储系统的框图。
具体实施方式
[0031]为了更好地理解本公开，将参考附图对本公开的各个方面做出更详细的说明。应理解，这些详细说明只是对本公开的示例性实施方式的描述，而非以任何方式限制本公开的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
[0032]应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特
征区分开来，而不表示对特征的任何限制。因此，在不背离本公开的教导的情况下，下文中讨论的第一栅线缝隙结构也可被称作第二栅线缝隙结构。反之亦然。
[0033]在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，支撑体的厚度及高度并未按照实际生产中的比例。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
[0034]还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本公开的实施方式时，使用“可”表示“本公开的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
[0035]除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本公开所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本公开中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
[0036]需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。另外，除非明确限定本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.用于制造半导体器件的方法，其特征在于，包括：在衬底上形成下部堆叠结构；形成支撑体，其中，所述支撑体穿过所述下部堆叠结构的至少一部分；在所述下部堆叠结构上形成上部堆叠结构；以及形成贯穿所述上部堆叠结构并延伸穿过所述支撑体的至少一部分的栅线缝隙结构。2.根据权利要求1所述的方法，其中，所述栅线缝隙结构在平行于所述衬底的第一方向上的尺寸大于所述支撑体在所述第一方向上的尺寸。3.根据权利要求1所述的方法，其中，形成所述支撑体包括：形成凹槽，其中，所述凹槽穿过所述下部堆叠结构的至少一部分；以及在所述凹槽中形成所述支撑体。4.根据权利要求1所述的方法，其中，所述上部堆叠结构和所述下部堆叠结构均包括交替堆叠的绝缘层和牺牲层；在形成所述上部堆叠结构之后，所述方法还包括：形成贯穿所述上部堆叠结构并延伸穿过所述支撑体的至少一部分的栅线缝隙；以及通过所述栅线缝隙将所述牺牲层置换为栅极层。5.根据权利要求1所述的方法，其中，形成所述栅线缝隙结构包括：形成贯穿所述上部堆叠结构并延伸至所述支撑体的至少一部分的栅线缝隙；以及在所述栅线缝隙中形成所述栅线缝隙结构。6.根据权利要求1
‑
5中任一项所述的方法，其中，形成支撑体包括：形成贯穿所述下部堆叠结构并延伸至所述衬底的至少一部分中的支撑体。7.根据权利要求1所述的方法，其中，在形成所述上部堆叠结构之后并在形成所述栅线缝隙之前，所述方法还包括：在所述下部堆叠结构和所述上部堆叠结构形成台阶结构，其中，所述支撑体位于所述台阶结构对应的台阶区。8.根据权利要求1所述的方法，其中，所述方法还包括：在同一工艺过程中形成所述支撑体和选择栅切口结构，其中，所述选择栅切口结构穿过所述下部堆叠结构的至少一部分，且...

【专利技术属性】
技术研发人员：吴双双，张坤，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：