制造三维存储器的方法及三维存储器、存储器系统技术方案

本申请的实施方式提供了一种制造三维存储器的方法以及三维存储器、存储器系统。该方法包括：在衬底形成叠层结构，以及形成贯穿叠层结构并延伸至衬底中的多个沟道孔；在各个沟道孔的底部形成多个外延层；在外延层的远离衬底的表面以及沿着沟道孔的内壁依次形成功能层与沟道层；去除衬底与外延层；去除部分功能层，以暴露沟道层；以及在叠层结构的靠近所暴露的部分沟道层的一侧，形成与沟道层接触的半导体层。导体层。导体层。

【技术实现步骤摘要】
制造三维存储器的方法及三维存储器、存储器系统


[0001]本申请涉及半导体领域，更具体的，涉及一种制造三维存储器的方法及三维存储器、存储器系统。

技术介绍

[0002]随着半导体技术的发展，三维存储器的叠层结构的层数越来越多。随着叠层结构的层数增加，贯穿叠层结构的沟道孔的纵横比增大，在沟道孔底部形成外延层的工艺、或者利用栅线间隙中去除衬底牺牲层和与衬底牺牲层接触的部分功能层的工艺时，所用到的刻蚀工艺越来越不能满足要求。为了避免这些问题，背面引出源极逐渐成为主流。
[0003]现有背面引出源极技术通常通过工艺控制或在沟道孔底部沉积刻蚀停止层(或称为背面工艺牺牲层)来使多个沟道孔底部凹槽深度尽量一致和均匀，进而使得背面工艺大致可控。但需要注意的是，工艺控制或在沟道孔底部沉积刻蚀停止层的方法各自存在局限性。具体而言，虽然工艺控制的方法能够通过使用刻蚀的手段在字线层数较少时使得凹槽深度和均匀性得到较好的保证，但是随着三维存储器中叠层结构的层数增加，沟道孔刻蚀工艺难以得到精确控制，使得沟道孔工艺底部凹槽深浅不再可控，这严重影响了背面工艺窗口。另一方面，在沟道孔底部沉积刻蚀停止层的方法虽然能够避开对精确工艺控制的需求，但是，沉积刻蚀停止层使得三维存储器的底部膜层结构以及制造工艺复杂化，并且还大大地增加了三维存储器的制造成本。
[0004]在上述现有工艺中，沟道孔的底部凹槽的深浅不可控，使得沟道孔底部的沟道层引出长短不一，进而无法保证后期掺杂的均匀性，因此，需要一种能够有效改善多个沟道孔底部凹槽深浅一致性问题并且具有简单结构的制造三维存储器的方法及三维存储器、存储器系统。
[0005]应当理解，该
技术介绍
部分旨为更好地理解本申请公开的内容而提供一些有用的背景，这些内容并不一定必然属于本申请之前的现有技术。

技术实现思路

[0006]本申请的实施方式提供了一种制造三维存储器的方法，该方法包括：在衬底形成叠层结构，以及形成贯穿叠层结构并延伸至衬底中的多个沟道孔；在各个沟道孔的底部形成多个外延层；在外延层远离衬底的表面以及沿着沟道孔的内壁依次形成功能层与沟道层；去除衬底与外延层；去除部分功能层，以暴露沟道层；以及在叠层结构的靠近所暴露的沟道层的一侧上形成与所暴露的沟道层接触的导电层。
[0007]在一个实施方式中，在各个沟道孔的底部形成多个外延层包括：通过外延生长在各个沟道孔的底部形成外延层，各个外延层相对于衬底的高度在预设的阈值范围内。
[0008]在一个实施方式中，去除衬底与外延层包括：依次采用化学机械研磨和刻蚀，去除衬底与外延层。
[0009]在一个实施方式中，在去除衬底与外延层之后，方法还包括：从去除外延层的一侧
对沟道层进行掺杂。
[0010]在一个实施方式中，形成与沟道层接触的半导体层包括：在叠层结构的靠近所暴露的沟道层的一侧，形成连接各个沟道结构的沟道层的掺杂半导体层。
[0011]在一个实施方式中，掺杂半导体层的材料包括N型掺杂多晶硅。
[0012]在一个实施方式中，该方法还包括：对掺杂半导体层实施激光退火工艺。
[0013]在一个实施方式中，在外延层的远离衬底的表面以及沿着沟道孔的内壁依次形成功能层与沟道层之后，方法还包括：在叠层结构远离衬底的一侧连接外围电路芯片。
[0014]第二方面，本申请的实施方式提供了一种三维存储器，其包括：半导体层；叠层结构，设置于半导体层的一侧，并包括交替叠置的多个电介质层和多个栅极层；以及多个沟道结构，每个沟道结构贯穿叠层结构，并且包括沟道层和围绕沟道层的功能层；其中，半导体层包括多个凸起部，各个凸起部与各个沟道结构的沟道层接触，并且各个凸起部相对于半导体层的高度在预设的阈值范围内。
[0015]在一个实施方式中，半导体层为掺杂半导体层。
[0016]在一个实施方式中，掺杂半导体层的材料包括N型掺杂多晶硅。
[0017]在一个实施方式中，存储器还包括：外围电路芯片，设置于叠层结构的远离半导体层的一侧。
[0018]第三方面，本申请的实施方式提供了一种存储器系统，其包括：至少一个如上文实施方式所描述的三维存储器；以及控制器，与至少一个三维存储器电连接，被配置为控制至少一个三维存储器。
[0019]根据本申请实施方式的制造三维存储器的方法，通过形成外延层，改善了由于工艺限制而导致的各个沟道孔在衬底中的多个凹槽深浅不一的问题，从而提高了刻蚀沟道孔，以及从背面暴露沟道层的工艺窗口(process window)。同时，能够与诸如形成沟道结构、从背面暴露沟道层的工艺步骤的兼容性较好，在不改变上述工艺步骤的前提下，简化了三维存储器的制备方法，并且节省了制造成本。
[0020]此外，根据本申请实施方式的三维存储器及存储器系统，通过使半导体层的各个凸起部相对于半导体层的高度在预设的阈值范围内，改善了多个沟道结构靠近半导体层的端面水平位置不一致的问题，提高了三维存储器的可靠性和电性能。
附图说明
[0021]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0022]图1是根据本公开的实施方式的制造三维存储器的方法流程框图；
[0023]图2A至图2H是根据本公开的实施方式的制造三维存储器的工艺图；
[0024]图3是根据本公开的实施方式的三维存储器的剖面图；
[0025]图4是根据本公开的实施方式的具有存储器系统的系统框图；以及
[0026]图5A和5B是根据本公开的实施方式的存储器系统的示意图。
具体实施方式
[0027]为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应
理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。
[0028]在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。
[0029]通常，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。
[0030]可在本文中使用相对术语，诸如“下”或“底”以及“上”或“顶”来描述如图中所示的一个元件与另一元件的关系。应当理解，除了图中描绘的定向之外，相对术语旨在包含设备的不同定向。在示例性实施方式中，当图之一中的设备被翻转时，被描述为在其他元件的“下”侧上的元件将随之被定向在其他元件的“上”侧上。因此，取决于图的特定定向，示例性术语“下”可以包含“下”和“上”两种定向。类似地，当图之一中的设备被翻转时，被描述为在其他元件“下方”或“下面”的元件将随之被定向在其他元件“上方”。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造三维存储器的方法，其特征在于，包括：在衬底形成叠层结构，以及形成贯穿所述叠层结构并延伸至所述衬底中的多个沟道孔；在各个所述沟道孔的底部形成多个外延层；在所述外延层的远离所述衬底的表面以及沿着所述沟道孔的内壁依次形成功能层与沟道层；去除所述衬底与所述外延层；去除部分所述功能层，以暴露所述沟道层；以及在所述叠层结构的靠近所暴露的所述沟道层的一侧，形成与所述沟道层接触的半导体层。2.根据权利要求1所述的方法，其中，在各个所述沟道孔的底部形成多个所述外延层包括：通过外延生长在各个所述沟道孔的底部形成多个所述外延层，各个所述外延层相对于所述衬底的高度在预设的阈值范围内。3.根据权利要求1所述的方法，其中，去除所述衬底与所述外延层包括：依次采用化学机械研磨和刻蚀，去除所述衬底与所述外延层。4.根据权利要求1所述的方法，其中，在去除所述衬底与所述外延层之后，所述方法还包括：从去除所述外延层的一侧对所述沟道层进行掺杂。5.根据权利要求1或4所述的方法，其中，形成与所述沟道层接触的所述半导体层包括：在所述叠层结构的靠近所暴露的所述沟道层的一侧，形成连接各个所述沟道结构的沟道层的掺杂半导体层。6.根据权利要求5所述的方法，其中，所述掺杂半导体层的材料包括N型掺杂多晶硅。7.根据权利要求6所述的方...

【专利技术属性】
技术研发人员：谢景涛，颜丙杰，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：