本发明专利技术提供一种系统晶圆级芯片封装方法及结构。方法包括步骤：提供载体，形成第一布线层；形成第一焊球，与第一金属凸块电连接，且将SMT元件贴装至第一金属凸块上；形成第一塑封层；形成第二布线层，第二金属凸块与第一焊球电连接；将芯片安装至第二布线层上，与第二金属凸块电连接；形成第二塑封层；去除载体，将去除载体后得到的结构以芯片朝下的方式转移至临时基底上以显露出第一布线层；形成第二焊球与第一金属凸块电连接；去除临时基底。本发明专利技术采用MUF工艺代替了传统Underfill应用在晶圆级先进集成封装中，既可同时满足不同元器件塑封需求，又可以减少制程工序，降低制程成本，使芯片中不同材料结合面减少，降低器件失效的风险，提高器件可靠性。提高器件可靠性。提高器件可靠性。
【技术实现步骤摘要】
系统晶圆级芯片封装方法及结构
[0001]本专利技术涉及半导体制造
，特别涉及后段封装领域，具体涉及一种系统晶圆级芯片封装方法及结构。
技术介绍
[0002]随着集成电路技术的飞速发展，器件集成度日益提高而线宽尺寸日益缩小，给芯片封装带来的挑战越来越大。现有的晶圆级芯片封装技术中，都是在晶圆级芯片上制备出电性引出结构后，再将外部芯片电连接至晶圆级芯片上，之后再通过毛细底部填充技术(Underfill)将外部芯片包覆。这种方式制备流程比较复杂，导致封装成本上升，且因底部填充层的存在导致封装出的器件尺寸偏大和器件散热性能不佳。
技术实现思路
[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种系统晶圆级芯片封装方法及结构，用于解决现有的晶圆级芯片封装技术中，先在晶圆级芯片上制备出电性引出结构后，再将外部芯片电连接至晶圆级芯片上，之后再通过毛细底部填充技术(Underfill)将外部芯片包覆，存在着制备流程比较复杂，封装成本上升，且因底部填充层的存在导致封装出的器件尺寸偏大和器件散热性能不佳等问题。
[0004]为实现上述目的及其他相关目的，本专利技术提供一种系统晶圆级芯片封装方法，包括步骤：
[0005]提供载体，于所述载体上形成第一布线层，所述第一布线层包括第一介质层及第一金属凸块，所述第一金属凸块显露于所述第一介质层的表面；
[0006]于所述第一布线层上植球形成第一焊球，所述第一焊球与所述第一金属凸块电连接，且将SMT元件贴装至第一金属凸块上；
[0007]形成第一塑封层，所述第一焊球及SMT元件位于所述第一塑封层内，且所述第一焊球显露于所述第一塑封层的表面；
[0008]于所述第一塑封层上形成第二布线层，所述第二布线层包括第二介质层及第二金属凸块，所述第二金属凸块显露于所述第二介质层的表面，且第二金属凸块与所述第一焊球电连接；
[0009]将芯片安装至所述第二布线层上，所述芯片与所述第二金属凸块电连接；
[0010]形成第二塑封层，所述芯片位于所述第二塑封层内，且显露于所述第二塑封层的表面；
[0011]去除所述载体，将去除载体后得到的结构以芯片朝下的方式转移至临时基底上以显露出所述第一布线层；
[0012]于所述第一布线层背离所述第一焊球的表面进行植球以形成第二焊球，所述第二焊球与所述第一金属凸块电连接；
[0013]去除所述临时基底。
[0014]可选地，提供所述载体后，还包括于所述载体上形成分离层的步骤，所述第一布线层形成于所述分离层上，在形成所述第二塑封层后，将所述载体自所述分离层处分离。
[0015]可选地，先形成所述第一焊球，之后将所述SMT元件贴装至第一金属凸块上。
[0016]可选地，形成所述第一塑封层和第二塑封层后还包括进行表面平坦化的步骤以分别显露出所述第一焊球和芯片。
[0017]可选地，形成所述第二焊球前，还包括采用激光刻蚀于所述第一布线层中形成开孔以显露出所述第一金属凸块的步骤，所述第二焊球位于所述开孔中。
[0018]可选地，所述芯片经植球焊接与所述第二金属凸块电连接。
[0019]可选地，所述系统晶圆级芯片封装方法还包括在去除所述临时基底后，对得到的结构进行切割以分割成多个独立器件的步骤。
[0020]本专利技术还提供一种系统晶圆级芯片封装结构，所述系统晶圆级芯片封装包括第一布线层、第二布线层、第一焊球、第二焊球、SMT元件、芯片、第一塑封层及第二塑封层；所述第一布线层包括第一介质层及第一金属凸块，所述第一金属凸块显露于所述第一介质层的表面，所述第二布线层包括第二介质层及第二金属凸块，所述第二金属凸块显露于所述第二介质层的表面；所述第一塑封层位于所述第一布线层和所述第二布线层之间，所述第二塑封层位于所述第二布线层背离所述第一塑封层的表面，所述SMT元件和所述第一焊球位于所述第一塑封层内，且所述第一焊球两端分别与所述第一金属凸块和第二金属凸块电连接，所述SMT元件与所述第一金属凸块电连接；所述芯片位于所述第二塑封层内，且与所述第二金属凸块电连接，所述芯片的表面显露于所述第二塑封层背离所述第二布线层的表面；所述第二焊球位于所述第一布线层背离所述第一塑封层的表面，且与所述第一金属凸块电连接。
[0021]可选地，所述第一焊球及第二焊球均为两个以上，且所述第一焊球的数量大于所述第二焊球的数量。
[0022]可选地，所述SMT元件位于多个第一焊球之间。
[0023]如上所述，本专利技术的系统晶圆级芯片封装方法及结构，具有以下有益效果：本专利技术采用塑封技术(molding)将外部芯片和SMT元件包覆在封装结构内，MUF(模塑底部填充)工艺代替了传统Underfill(毛细底部填充)工艺应用在晶圆级(wafer level)先进集成封装中，既可同时满足不同元器件塑封需求，又可以减少制程工序，降低制程成本，使芯片中不同材料结合面减少，降低器件失效的风险，提高器件可靠性，且通过多层键合(bonding)结构可以有效缩小封装结构的尺寸，提高器件散热性能和降低器件功耗。另外，本专利技术采用金属凸块(bump)工艺对晶圆级芯片进行互连，可确保上下层良好导通。依本专利技术的方法封装出的结构具有较好的电热性能和高效率传输性能。
附图说明
[0024]图1
‑
16显示为本专利技术提供的系统晶圆级芯片封装方法于各步骤中所呈现出的例示性截面结构示意图。
[0025]元件标号说明
[0026]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
载体
[0027]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
分离层
[0028]13
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一介质层
[0029]14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一金属凸块
[0030]15
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一焊球
[0031]16
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
SMT元件
[0032]17
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一塑封层
[0033]18
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二介质层
[0034]19
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二金属凸块
[0035]20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯片
[0036]21
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二塑封层
[0037]22
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
临时基底
[0038]23
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二焊球
[本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种系统晶圆级芯片封装方法，其特征在于，包括步骤：提供载体，于所述载体上形成第一布线层，所述第一布线层包括第一介质层及第一金属凸块，所述第一金属凸块显露于所述第一介质层的表面；于所述第一布线层上植球形成第一焊球，所述第一焊球与所述第一金属凸块电连接，且将SMT元件贴装至第一金属凸块上；形成第一塑封层，所述第一焊球及SMT元件位于所述第一塑封层内，且所述第一焊球显露于所述第一塑封层的表面；于所述第一塑封层上形成第二布线层，所述第二布线层包括第二介质层及第二金属凸块，所述第二金属凸块显露于所述第二介质层的表面，且第二金属凸块与所述第一焊球电连接；将芯片安装至所述第二布线层上，所述芯片与所述第二金属凸块电连接；形成第二塑封层，所述芯片位于所述第二塑封层内，且显露于所述第二塑封层的表面；去除所述载体，将去除载体后得到的结构以芯片朝下的方式转移至临时基底上以显露出所述第一布线层；于所述第一布线层背离所述第一焊球的表面进行植球以形成第二焊球，所述第二焊球与所述第一金属凸块电连接；去除所述临时基底。2.根据权利要求1所述的系统晶圆级芯片封装方法，其特征在于，提供所述载体后，还包括于所述载体上形成分离层的步骤，所述第一布线层形成于所述分离层上，在形成所述第二塑封层后，将所述载体自所述分离层处分离。3.根据权利要求2所述的系统晶圆级芯片封装方法，其特征在于，先形成所述第一焊球，之后将所述SMT元件贴装至第一金属凸块上。4.根据权利要求1所述的系统晶圆级芯片封装方法，其特征在于，形成所述第一塑封层和第二塑封层后还包括进行表面平坦化的步骤以分别显露出所述第一焊球和芯片。5.根据权利要求1所述的系统晶圆级芯片封装方法，其特征在于，形成所述第...
【专利技术属性】
技术研发人员：黄晗，陈彦亨，林正忠，李俊德，伍信桦，薛兴涛，
申请(专利权)人：盛合晶微半导体江阴有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。