一种半导体小型化封装结构及其制备方法技术

本发明专利技术公开了一种半导体小型化封装结构及其制备方法，包括覆盖在基板上表面的绝缘层I，包括第一介质层和第二介质层，第二介质层位于第一介质层和基板之间；覆盖在基板下表面的绝缘层II，包括第三介质层和第四介质层，第三介质层位于基板和第四介质层之间；设置在第二介质层和第三介质层中的无源器件；与无源器件对应的连接片，连接片位于第一介质层和第四介质层中；贯穿第二介质层、基板和第三介质层的连接柱，连接柱的至少一端通过连接片与对应的无源器件连接，连接柱的周围设有围绕孔；隔离件，隔离件设置在围绕孔中，且隔离件的厚度小于连接柱的侧壁到基板之间的距离的1/2，以形成空气隙。本发明专利技术减小了半导体的封装尺寸，提高了半导体的可靠性。高了半导体的可靠性。高了半导体的可靠性。

【技术实现步骤摘要】
一种半导体小型化封装结构及其制备方法


[0001]本专利技术属于半导体制造
，具体涉及一种半导体小型化封装结构及其制备方法。

技术介绍

[0002]硅通孔TSV(Through
‑
Silicon Via)是在芯片之间、晶圆之间进行垂直导通互连的一种技术，它能大大缩短集成电路之间的连线，使延时和功耗得到显著减小，同时还可以将不同的工艺材料和功能模块进行集成，给芯片的性能优化带来极大便利。这些优势使得芯片在三维方向堆叠的密度更大，外形尺寸更小，因此应用也更加广泛。
[0003]然而，硅通孔因其特殊工艺也引入了一些有害的寄生效应如寄生电容，并同时影响了TSV的热性能。同时随着集成电路的迅速发展，小型化的集成需求依然十分强劲，因此如何在提高集成工艺质量和加快芯片数据传输速度的目标下，尽量降低芯片的封装尺寸成为亟待解决的问题。

技术实现思路

[0004]针对以上问题，本专利技术提出了一种半导体小型化封装结构及其制备方法。为解决以上技术问题，本专利技术所采用的技术方案如下：
[0005]一种半导体小型化封装结构，包括至少一个半导体组件，每个半导体组件均包括：
[0006]基板，所述基板具有相背的上表面和下表面；
[0007]绝缘层I，所述绝缘层I覆盖在基板的上表面，所述绝缘层I包括第一介质层和第二介质层，且第二介质层位于第一介质层和基板之间；
[0008]绝缘层II，所述绝缘层II覆盖在基板的下表面，所述绝缘层II包括第三介质层和第四介质层，且第三介质层位于基板和第四介质层之间；
[0009]无源器件，所述无源器件设置在第二介质层和/或第三介质层中；
[0010]连接片，所述连接片与无源器件对应设置，且连接片位于第一介质层和/或第四介质层中；
[0011]连接柱，所述连接柱贯穿第二介质层、基板和第三介质层，且连接柱的至少一端通过连接片与对应的无源器件电连接；所述连接柱的周围设有围绕孔，且围绕孔至少露出连接柱的侧壁、连接片的表面、连接柱所对应的基板的内表面、第二介质层的内表面以及第三介质层的内表面；
[0012]隔离件，所述隔离件设置在围绕孔中并覆盖在连接柱的侧壁、连接片的表面、连接柱所对应的基板的内表面、第二介质层的内表面以及第三介质层的内表面上，且隔离件的厚度小于连接柱的侧壁到基板之间的距离的1/2，以形成空气隙。
[0013]还包括环绕在无源器件周围的连接垫，所述连接垫与无源器件相对应，且连接片通过连接垫与无源器件形成电连接。
[0014]当第二介质层和第三介质层中均设有无源器件时，两个无源器件位于连接柱的同
一侧或者两侧；当第三介质层中设有无源器件且第二介质层中无无源器件时，连接柱的上端与设置在第一介质层中的金属连接层连接，连接柱的下端通过设置在第四介质层中的连接片和第三介质层中对应的无源器件电连接；当第二介质层中设有无源器件且第三介质层中无无源器件时，连接柱的下端与设置在第四介质层中的金属连接层连接，连接柱的上端通过设置在第一介质层中的连接片和第二介质层中的对应的无源器件电连接。
[0015]当第二介质层和第三介质层中均设有无源器件时，上下无源器件所对应的连接片中至少一个连接片的表面露出第一介质层或第四介质层；当第三介质层中或者第二介质层中设有无源器件时，金属连接层的表面和无源器件所对应的连接片的表面中至少有一个表面露出第一介质层或第四介质层。
[0016]一种半导体小型化封装结构的制备方法，包括如下步骤：
[0017]S1，提供基板，所述基板的上表面上设有第二介质层，基板的下表面上设有第三介质层，且基板的上表面和基板的下表面相背设置；
[0018]S2，在第二介质层和/或第三介质层中设置连接垫，并连接垫的中部装设无源器件；
[0019]S3，在第二介质层的表面覆盖第一介质层，在第三介质层的表面覆盖第四介质层，且若第二介质层和/或第三介质层中设有连接垫和无源器件时，第一介质层和第四介质层均覆盖连接垫和无源器件；
[0020]S4，在连接垫的一侧设置连接柱，所述连接柱贯穿基板、第二介质层和第三介质层，并将连接柱延伸贯穿第一介质层或第四介质层；
[0021]S5，在延伸后的连接柱的周围形成围绕孔，所述围绕孔至少露出连接柱的侧壁和连接柱所对应的第二介质层、基板以及第三介质层的内表面，当延伸后的连接柱贯穿第一介质层时，围绕孔至少还露出延伸后的连接柱所对应的第一介质层的内表面以及围绕孔所在的第四介质层的表面，当延伸后的连接柱贯穿第四介质层时，围绕孔至少还露出延伸后的连接柱所对应的第四介质层的内表面以及围绕孔所在的第一介质层的表面；
[0022]S6，在围绕孔中形成隔离件，当连接柱贯穿第一介质层时，所述隔离件至少覆盖围绕孔所对应的第四介质层的表面、连接柱的侧壁、连接柱所对应的第二介质层的内表面、连接柱所对应的基板的内表面、连接柱所对应的第三介质层的内表面，当连接柱贯穿第四介质层时，所述隔离件至少覆盖围绕孔所在的第一介质层的表面、连接柱的侧壁、连接柱所对应的第二介质层的内表面、连接柱所对应的基板的内表面、连接柱所对应的第三介质层的内表面，进而在围绕孔内形成隔离件围成的空气隙；
[0023]S7，在第一介质层和/或第四介质层中设置连接片，所述连接片连接连接垫和连接柱。
[0024]所述步骤S2包括如下步骤：
[0025]S2.1，在第二介质层的第一部分和/或第三介质层的第一部分上刻蚀第一凹槽；
[0026]S2.2，通过溅射或电镀将金属填满第一凹槽形成底垫；
[0027]S2.3，在第二介质层的第一部分的表面、第三介质层的第一部分的表面分别涂覆第二介质层的第二部分及第三介质层的第二部分，并覆盖底垫的表面，在第二介质层的第二部分和/或第三介质层的第二部分上刻蚀第二凹槽，使得一个底垫的两侧分别对称设有第二凹槽，并露出底垫的表面；
[0028]S2.4，将金属填满第二凹槽形成套筒，套筒和底垫连接形成连接垫；
[0029]S2.5，以第一掩膜层为掩膜刻蚀连接垫中部的第二介质层的第二部分和/或第三介质层的第二部分形成第三凹槽，将无源器件放置在第三凹槽中。
[0030]所述步骤S4包括如下步骤：
[0031]S4.1，以第二掩膜层为掩膜刻蚀第一介质层和/或第四介质层，并同步刻蚀第二介质层、基板和第三介质层形成第四凹槽；
[0032]S4.2，将金属填满第四凹槽形成连接柱。
[0033]本专利技术的有益效果：
[0034]在连接柱的周围形成空气隙，降低了寄生电容对半导体的影响，提高了半导体的电流传输特性和运行效率，同时还可以起到热扩散的作用；在基板上下两层的介质层中设置无源器件，减小了半导体的封装尺寸，丰富了半导体的功能，提升了半导体器件的集成度，并同步改善了半导体器件的可靠性；导电通孔和空气隙集成设置，提升了器件内连接结构的密度，提高了基板利用率。
附图说明
[0035]为了更清楚地说明本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体小型化封装结构，其特征在于，包括至少一个半导体组件，每个半导体组件均包括：基板，所述基板具有相背的上表面和下表面；绝缘层I，所述绝缘层I覆盖在基板的上表面，所述绝缘层I包括第一介质层和第二介质层，且第二介质层位于第一介质层和基板之间；绝缘层II，所述绝缘层II覆盖在基板的下表面，所述绝缘层II包括第三介质层和第四介质层，且第三介质层位于基板和第四介质层之间；无源器件，所述无源器件设置在第二介质层和/或第三介质层中；连接片，所述连接片与无源器件对应设置，且连接片位于第一介质层和/或第四介质层中；连接柱，所述连接柱贯穿第二介质层、基板和第三介质层，且连接柱的至少一端通过连接片与对应的无源器件电连接；所述连接柱的周围设有围绕孔，且围绕孔至少露出连接柱的侧壁、连接片的表面、连接柱所对应的基板的内表面、第二介质层的内表面以及第三介质层的内表面；隔离件，所述隔离件设置在围绕孔中并覆盖在连接柱的侧壁、连接片的表面、连接柱所对应的基板的内表面、第二介质层的内表面以及第三介质层的内表面上，且隔离件的厚度小于连接柱的侧壁到基板之间的距离的1/2，以形成空气隙。2.根据权利要求1所述的半导体小型化封装结构，其特征在于，还包括环绕在无源器件周围的连接垫，所述连接垫与无源器件相对应，且连接片通过连接垫与无源器件形成电连接。3.根据权利要求1所述的半导体小型化封装结构，其特征在于，当第二介质层和第三介质层中均设有无源器件时，两个无源器件位于连接柱的同一侧或者两侧；当第三介质层中设有无源器件且第二介质层中无无源器件时，连接柱的上端与设置在第一介质层中的金属连接层连接，连接柱的下端通过设置在第四介质层中的连接片和第三介质层中对应的无源器件电连接；当第二介质层中设有无源器件且第三介质层中无无源器件时，连接柱的下端与设置在第四介质层中的金属连接层连接，连接柱的上端通过设置在第一介质层中的连接片和第二介质层中的对应的无源器件电连接。4.根据权利要求3所述的半导体小型化封装结构，其特征在于，当第二介质层和第三介质层中均设有无源器件时，上下无源器件所对应的连接片中至少一个连接片的表面露出第一介质层或第四介质层；当第三介质层中或者第二介质层中设有无源器件时，金属连接层的表面和无源器件所对应的连接片的表面中至少有一个表面露出第一介质层或第四介质层。5.一种半导体小型化封装结构的制备方法，其特征在于，包括如下步骤：S1，提供基板，所述基板的上表面上设有第二介质层，基板的下表面上设有第三介质层，且基板的上表面和基板的下表面相背设置；S2，在第二介质层和/或第三介质层中...

【专利技术属性】
技术研发人员：张胜利，丁贺，高健，肖美健，罗志勇，
申请(专利权)人：今上半导体信阳有限公司，
类型：发明
国别省市：