处理器、操作处理器的方法以及包括处理器的电子装置制造方法及图纸

公开了一种处理器、操作处理器的方法以及包括处理器的电子装置。所述方法包括：将权重和激活布置在相应的输入寄存器中，权重和激活比包括在处理器中的运算器的最小运算单元具有更少的数量的位；在存储在输入寄存器中的值之间执行乘法；将乘法的结果存储在输出寄存器中；以及从输出寄存器输出预设位范围内的值作为包括权重的第一矢量与包括激活的第二矢量之间的点积的结果。之间的点积的结果。之间的点积的结果。

【技术实现步骤摘要】
处理器、操作处理器的方法以及包括处理器的电子装置
[0001]本申请要求于2021年2月8日在韩国知识产权局提交的第10
‑
2021
‑
0017469号韩国专利申请的权益，所述韩国申请的全部公开出于所有目的通过引用包含于此。


[0002]以下描述涉及处理器、操作处理器的方法以及包括处理器的电子装置。

技术介绍

[0003]在神经网络中使用的数字精度在允许神经网络的准确度的范围内以32位浮点数(FP32)逐渐降低，以提高运算器的运算速度并降低功耗。近来，已经对各种方式进行了研究，以在即使在位精度小于FP32的情况下也保持神经网络的特定水平的准确度的同时，通过降低神经网络的精度来加速计算操作。

技术实现思路

[0004]提供本
技术实现思路
以便以简化的形式介绍在以下具体实施方式中进一步描述的构思的选择。本
技术实现思路
不意在确定要求保护的主题的关键特征或必要特征，也不意在用于帮助确定要求保护的主题的范围。
[0005]在一个总体方面，提供了一种操作处理器的方法，所述方法包括：将权重和激活布置在相应的输入寄存器中，权重和激活比包括在处理器中的运算器的最小运算单元具有更少的数量的位；在存储在输入寄存器中的值之间执行乘法；将乘法的结果存储在输出寄存器中；以及从输出寄存器输出预设位范围内的值作为包括权重的第一矢量与包括激活的第二矢量之间的点积的结果。
[0006]布置的步骤可以包括：以第一顺序将权重布置在第一输入寄存器中，并且以作为第一顺序的相反顺序的第二顺序将激活布置在第二输入寄存器中。
[0007]分别布置在输入寄存器中的权重的数量和激活的数量可以基于每个权重的位数量、每个激活的位数量以及每个输入寄存器的位数量被确定。
[0008]布置的步骤可以包括：分别以预设间隔将权重和激活分别布置在输入寄存器中，其中，预设间隔可以基于每个输入寄存器的位数量以及将被布置在输入寄存器中的权重和激活的相应数量被确定。
[0009]预设位范围可以基于分别布置在输入寄存器中的权重或激活之间的预设间隔以及布置在每个输入寄存器中的最高位处的激活或权重的位位置。
[0010]输出的步骤可以包括：将输出寄存器中的预设位范围内的剩余位值设置为0，以及将预设位范围内的值移位到更低的位位置。
[0011]布置的步骤可以包括：布置权重或激活，使得以相同间隔彼此分离的权重或激活中的第一权重或激活和最后一个权重或激活在对应的输入寄存器中彼此最大程度地分离。
[0012]输出寄存器可以比输入寄存器具有更多数量的位。
[0013]响应于所有权重和激活都不可用于布置在输入寄存器中，布置的步骤可以包括：
分别将权重和激活的对应部分顺序地布置在输入寄存器中分，执行的步骤可以包括：在顺序地布置在相应的输入寄存器中的权重和激活的对应部分之间顺序地执行乘法，并且将对乘法的结果累加在输出寄存器中，并且输出的步骤可以包括：从输出寄存器输出预设位范围内的值作为点积的结果。
[0014]输出的步骤可以包括：通过将输出寄存器中的预设位范围内的剩余位值设置为0并将预设位范围内的值移位到更低的位位置来输出点积的结果。
[0015]运算器可以是乘法器。
[0016]最小运算单元可以是8位、16位、32位和64位中的一个。
[0017]在另一总体方面，提供了一种处理器，所述处理器包括：输入寄存器，被配置为接收比包括在处理器中的运算器的最小运算单元具有更少的数量的位的权重和激活；运算器，被配置为在存储在输入寄存器中的值之间执行乘法；以及输出寄存器，被配置为存储乘法的结果，并且输出预设位范围内的值作为包括权重的第一矢量与包括激活的第二矢量之间的点积的结果。
[0018]在另一总体方面，提供了一种电子装置，所述电子装置包括：存储器，被配置为存储比包括在处理器中的运算器的最小运算单元具有更少的数量的位的权重和激活；以及处理器，被配置为：将权重和激活布置在相应的输入寄存器中，在存储在输入寄存器中的值之间执行乘法，将乘法的结果存储在输出寄存器中，并且从输出寄存器输出预设位范围内的值作为包括权重的第一矢量和包括激活的第二矢量之间的点积的结果。
[0019]处理器可被配置为：以第一顺序将权重布置在第一输入寄存器中，并且以作为第一顺序的相反顺序的第二顺序将激活布置在第二输入寄存器中。
[0020]分别布置于输入寄存器中的权重的数量和激活的数量可以基于每个权重的位数量、每个激活的位数量以及每个输入寄存器的位数量来确定。
[0021]处理器可以被配置为：以预设间隔将权重和激活分别布置在输入寄存器中，其中，预设间隔基于每个输入寄存器的位数量以及将被布置在输入寄存器中的权重和激活的相应数量来确定。
[0022]预设位范围可以基于分别布置在输入寄存器中的权重或激活之间的预设间隔以及布置在每个输入寄存器中的最高位处的激活或权重的位位置。
[0023]处理器可以被配置为：布置权重或激活，使得以相同间隔彼此分离的权重或激活中的第一权重或激活和最后一个权重或激活在对应的输入寄存器中彼此最大程度地分离。
[0024]在另一总体方面，提供了一种电子装置，所述电子装置包括：存储器，被配置为存储神经网络的权重和激活；以及处理器，被配置为：以第一顺序将权重布置在第一输入寄存器中，以作为第一顺序的相反顺序的第二顺序将激活布置在第二输入寄存器中，将包括权重的第一矢量与包括激活的第二矢量之间的乘法的结果存储在输出寄存器中，以及从输出寄存器输出预设位范围内的值，其中，权重和比处理器中的运算器的最小运算单元具有更少的数量的位。
[0025]处理器可以被配置为：以预设间隔将激活布置在第一输入寄存器中，并且预设间隔基于第一输入寄存器的位数量和将被布置在第一输入寄存器中的激活的数量。
[0026]处理器可以被配置为：基于将第一输入寄存器的位数量与激活的位数量之间的差除以比第一输入寄存器的深度小一来产生预设间隔。
[0027]根据以下具体实施方式、附图和权利要求，其他特征和方面将是清楚的。
附图说明
[0028]图1示出神经网络的示例。
[0029]图2示出子字节并行度(sub
‑
byte parallelism)的示例。
[0030]图3至图5示出基于第一封装(packing)的子字节并行度的示例。
[0031]图6至图8示出基于第二封装的子字节并行度的示例。
[0032]图9和图10示出基于局部累加的子字节并行度的示例。
[0033]图11示出针对权重和激活的位数量的最大深度和最大局部的示例。
[0034]图12示出操作处理器的方法的示例。
[0035]图13示出电子装置的配置的示例。
[0036]图14和图15示出电子装置的示例。
[0037]贯穿附图和具体实施方式，除非另有描述或提供，否则相同的附图参考标号将被理解为表示相同的元件、特征和结构。附本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种操作处理器的方法，包括：将权重和激活布置在相应的输入寄存器中，权重和激活比包括在处理器中的运算器的最小运算单元具有更少的数量的位；通过运算器在存储在输入寄存器中的值之间执行乘法；将乘法的结果存储在输出寄存器中；以及从输出寄存器输出预设位范围内的值作为包括权重的第一矢量与包括激活的第二矢量之间的点积的结果。2.如权利要求1所述的方法，其中，布置的步骤包括：以第一顺序将权重布置在第一输入寄存器中，并且以作为第一顺序的相反顺序的第二顺序将激活布置在第二输入寄存器中。3.如权利要求1所述的方法，其中，分别布置在输入寄存器中的权重的数量和激活的数量基于每个权重的位数量、每个激活的位数量以及每个输入寄存器的位数量来确定。4.如权利要求1所述的方法，其中，布置的步骤包括：以预设间隔将权重和激活分别布置在输入寄存器中，其中，预设间隔基于每个输入寄存器的位数量以及将被布置在输入寄存器中的权重和激活的相应数量来确定。5.如权利要求1所述的方法，其中，预设位范围基于分别布置在输入寄存器中的权重或激活之间的预设间隔以及布置在每个输入寄存器中的最高位处的激活或权重的位位置。6.如权利要求1所述的方法，其中，输出的步骤包括：将输出寄存器中的除了预设位范围内的值之外的剩余位值设置为0，并且将预设位范围内的值移位到更低的位位置。7.如权利要求1至6中的任一项所述的方法，其中，布置的步骤包括：布置权重或激活，使得以相同间隔彼此分离的权重或激活中的第一权重或激活和最后一个权重或激活在对应的输入寄存器中彼此最大程度地分离。8.如权利要求7所述的方法，其中，输出寄存器比输入寄存器具有更多数量的位。9.如权利要求1至6中的任一项所述的方法，响应于并非所有权重和激活都能够被布置在输入寄存器中，布置的步骤包括：分别将权重和激活的对应部分顺序地布置在输入寄存器中，执行的步骤包括：通过运算器在顺序地布置在相应的输入寄存器中的权重和激活的对应部分之间顺序地执行乘法，并且将乘法的结果累加在输出寄存器中，并且输出的步骤包括：从输出寄存器输出预设位范围内的值作为点积的结果。10.如权利要求9所述的方法，其中，输出的步骤包括：通过将输出寄存器中的除了预设位范围内的值之外的剩余位值设置为0并将预设位范围内的值移位到更低的位位置，来输出点积的结果。11.如权利要求1至6中的任一项所述的方法，其中，运算器是乘法器。12.如权利要求1至6中的任一项所述的方法，其中，最小运算单元是8位、16位、32位和64位中的一个。13.一种存储命令的非暂时性计算机可读存储介质，所述命令在由处理器执行时使处理器执行如权利要求1至12中的任一项所述的方法。
14.一种处理器，包...

【专利技术属性】
技术研发人员：李承昱，元载渊，李宰旭，咸台俊，
申请(专利权)人：首尔大学校产学协力团，
类型：发明
国别省市：