一种低压差线性稳压电路制造技术

本发明专利技术提供一种低压差线性稳压电路，涉及低压差线性稳压技术领域，包括：第一基准电流源，其输入端连接电源，输出端通过一第开关管连接基准电路，以提供基准电压；第二开关管，其漏极连接电源，栅极连接第一开关管的栅极，源极连接稳压输出端口；当外部向稳压输出端口施加向外流出的干扰电流时，通过控制第一开关管和第二开关管的方式，控制稳压输出端口的输出电压相对基准电压保持稳定；反馈电路，反馈电路分别连接基准电路、稳压输出端口和地；当外部向稳压输出端口施加向内流入的干扰电流时，反馈电路用于控制稳压输出端口的输出电压相对基准电压保持稳定。有益效果是实现输出双向强抗干扰性；电路面积小；电路的响应速度快。电路的响应速度快。电路的响应速度快。

【技术实现步骤摘要】
一种低压差线性稳压电路


[0001]本专利技术涉及低压差线性稳压
，尤其涉及一种低压差线性稳压电路。

技术介绍

[0002]LDO(low dropout regulator)是指低压差线性稳压器，是一种集成电路稳压器，相对于传统的线性稳压器来说的，它通常具有极低的自有噪声和较高的电源抑制比PSRR(Power Supply Rejection Ratio)。LDO是一个自耗很低的微型片上系统，因其诸多优点得到广泛应用。
[0003]但现有的LDO电路只能实现单方向的抗干扰能力，即当负载存在输入大电流的干扰时，其电路不能使得输出电压稳定，即LDO失效，且抗干扰的响应速度很慢。

技术实现思路

[0004]针对现有技术中存在的问题，本专利技术提供一种低压差线性稳压电路，包括：
[0005]第一基准电流源，所述第一基准电流源的输入端连接一电源，所述第一基准电流源的输出端通过一第一开关管连接一基准电路，以提供一基准电压；
[0006]所述第一开关管的漏极分别连接所述第一基准电流源的输出端和所述第一开关管的栅极，所述第一开关管的源极连接所述基准电路；
[0007]第二开关管，所述第二开关管的漏极连接所述电源，所述第二开关管的栅极连接所述第一开关管的栅极，所述第二开关管的源极连接一稳压输出端口；
[0008]当外部向所述稳压输出端口施加向外流出的干扰电流时，通过控制所述第一开关管和所述第二开关管的方式，控制所述稳压输出端口的输出电压相对所述基准电压保持稳定；
[0009]反馈电路，所述反馈电路分别连接所述基准电路、所述稳压输出端口和地；
[0010]当外部向所述稳压输出端口施加向内流入的干扰电流时，所述反馈电路用于控制所述稳压输出端口的输出电压相对所述基准电压保持稳定。
[0011]优选的，所述反馈电路包括：
[0012]第三开关管，所述第三开关管的源极连接所述稳压输出端口，所述第三开关管的栅极连接所述基准电路；
[0013]第四开关管，所述第四开关管的栅极连接所述第三开关管的漏极，所述第四开关管的漏极分别连接所述第三开关管的源极和所述稳压输出端口，所述第四开关管的源极接地；
[0014]第一电阻，所述第一电阻的一端分别连接所述第三开关管的漏极和所述第四开关管的栅极，所述第一电阻的另一端接地。
[0015]优选的，所述基准电路包括：
[0016]第五开关管，所述第五开关管的栅极分别连接所述第三开关管的栅极和所述第五开关管的漏极；
[0017]第二基准电流源，所述第二基准电流源的一端分别连接所述第三开关管的栅极和所述第五开关管的漏极，所述第二基准电流源的另一端接地；
[0018]第二电阻，所述第二电阻的一端分别连接所述第一开关管的源极和所述第五开关管的源极，所述第二电阻的另一端接地。
[0019]优选的，所述第三开关管和所述第五开关管为镜像设置的PMOS管，所述第三开关管和所述第五开关管的栅极导通电压相同。
[0020]优选的，所述第四开关管为NMOS管。
[0021]优选的，还包括一第一电容，所述第一电容的一端分别连接所述第三开关管的栅极、所述第五开关管的栅极、所述第五开关管的漏极和所述第二基准电流源的一端，所述第一电容的另一端接地。
[0022]优选的，所述基准电压的计算公式如下：
[0023]V
ref
＝(I
ref1
‑
I
ref2
)*R2[0024]其中，V
ref
用于表示所述基准电压，I
ref1
用于表示所述第一基准电流源提供的一第一基准电流值，I
ref2
用于表示所述第二基准电流源提供的一第二基准电流值，R2用于表示所述第二电阻的电阻值。
[0025]优选的，还包括一第二电容，所述第二电容的一端分别连接所述第一开关管的栅极、所述第二开关管的栅极和所述第一基准电流源的输出端，所述第二电容的另一端接地。
[0026]优选的，所述第一开关管和所述第二开关管为镜像设置的NMOS管，所述第一开关管和所述第二开关管的栅极导通电压相同。
[0027]优选的，还包括一负载电流源，所述负载电流源的一端连接所述稳压输出端口，所述负载电流源的另一端接地。
[0028]上述技术方案具有如下优点或有益效果：可以实现输出双向强抗干扰性；电路面积小；针对输出变化，反馈电压能够按照开关管的过驱动电压的平方率变化，大大加快了电路的响应速度。
附图说明
[0029]图1为本专利技术的较佳的实施例中，一种低压差线性稳压电路的示意图；
[0030]图2为本专利技术的较佳的实施例中，当电路发生干扰时，电路关键点的电压波形示意图。
具体实施方式
[0031]下面结合附图和具体实施例对本专利技术进行详细说明。本专利技术并不限定于该实施方式，只要符合本专利技术的主旨，则其他实施方式也可以属于本专利技术的范畴。
[0032]本专利技术的较佳的实施例中，基于现有技术中存在的上述问题，现提供一种低压差线性稳压电路，如图1所示，包括：
[0033]第一基准电流源Iref1，第一基准电流源Iref1的输入端连接一电源VDD，第一基准电流源Iref1的输出端通过一第一开关管M1连接一基准电路1，以提供一基准电压Vref；
[0034]第一开关管M1的漏极分别连接第一基准电流源Iref1的输出端和第一开关管M1的栅极，第一开关管M1的源极连接基准电路1；
[0035]第二开关管M2，第二开关管M2的漏极连接电源VDD，第二开关管M2的栅极连接第一开关管M1的栅极，第二开关管M2的源极连接一稳压输出端口2；
[0036]当外部向稳压输出端口2施加向外流出的干扰电流时，通过控制第一开关管M1和第二开关管M2的方式，控制稳压输出端口2的输出电压相对基准电压保持稳定；
[0037]反馈电路3，反馈电路3分别连接基准电路1、稳压输出端口2和地，反馈电路3用于在外部向稳压输出端口2施加向内流入的干扰电流时，控制稳压输出端口2的输出电压相对基准电压保持稳定。
[0038]具体地，本实施例中，采用本技术方案的低压差线性稳压电路，使得该电路工作在静态，即正常工作，不存在外部干扰时，保持稳压输出端口2的输出电压Vout与基准电压Vref相等，实现稳压。进一步当稳压输出端口2受到外部强烈干扰时，例如存在很强的CMTI电流时，该CMTI电流的电流值可达10mA，持续20ns，电流的方向随机，该低压差线性稳压电路仍然保持较稳的输出电压Vout。换言之，无论外部干扰电流的方向如何，本技术方案的低压差线性稳压电路均能够有效控制稳压输出端口2的输出电压Vout相对基准电压Vref保持稳定，实现输出双向强抗干扰性。
[0039]本专利技术的较佳的实施例中，反馈电路3包括：
[0040]第三开关管M3，第三开关管M3的源极连接稳压输出端口2，第三开关本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低压差线性稳压电路，其特征在于，包括：第一基准电流源，所述第一基准电流源的输入端连接一电源，所述第一基准电流源的输出端通过一第一开关管连接一基准电路，以提供一基准电压；所述第一开关管的漏极分别连接所述第一基准电流源的输出端和所述第一开关管的栅极，所述第一开关管的源极连接所述基准电路；第二开关管，所述第二开关管的漏极连接所述电源，所述第二开关管的栅极连接所述第一开关管的栅极，所述第二开关管的源极连接一稳压输出端口；当外部向所述稳压输出端口施加向外流出的干扰电流时，通过控制所述第一开关管和所述第二开关管的方式，控制所述稳压输出端口的输出电压相对所述基准电压保持稳定；反馈电路，所述反馈电路分别连接所述基准电路、所述稳压输出端口和地；当外部向所述稳压输出端口施加向内流入的干扰电流时，所述反馈电路用于控制所述稳压输出端口的输出电压相对所述基准电压保持稳定。2.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述反馈电路包括：第三开关管，所述第三开关管的源极连接所述稳压输出端口，所述第三开关管的栅极连接所述基准电路；第四开关管，所述第四开关管的栅极连接所述第三开关管的漏极，所述第四开关管的漏极分别连接所述第三开关管的源极和所述稳压输出端口，所述第四开关管的源极接地；第一电阻，所述第一电阻的一端分别连接所述第三开关管的漏极和所述第四开关管的栅极，所述第一电阻的另一端接地。3.根据权利要求2所述的低压差线性稳压电路，其特征在于，所述基准电路包括：第五开关管，所述第五开关管的栅极分别连接所述第三开关管的栅极和所述第五开关管的漏极；第二基准电流源，所述第二基准电流源的一端分别连接所述第三开关管的栅极和所述第五开关管的漏极，所述第二基准电流源的另一端接地；第二电阻，所述第二电阻的一端分别连接所述第一开关管的源极和所述第...

【专利技术属性】
技术研发人员：廖宝斌，
申请(专利权)人：荣湃半导体上海有限公司，
类型：发明
国别省市：