【技术实现步骤摘要】
集成ESD的MOSFET器件及其制备方法
[0001]本专利技术涉及半导体
，尤指一种集成
ESD
的
MOSFET
器件及其制备方法
。
技术介绍
[0002]SiC MOSFET
（碳化硅 金属
‑
氧化物半导体场效应晶体管）是一种高效的高压功率器件
。
相比于硅，碳化硅（
SiC
）材料具备击穿电场高的优势，这使得
SiC MOSFET
器件在相同电压规格下，单位面积导通电阻更小，而单位面积功率密度更大
。
因此最近五年，在新能源车主驱
、
电源管理系统
、
充电机等应用场景下，
SiC MOSFET
器件使用量呈现爆发式增长
。
[0003]静电释放（
ESD
，
Electrostatic Discharge
）会对芯片中的器件产生破坏作用，甚至使器件失效
。
静电保护是指当带有静电的物体或人体接触芯片时能够迅速消除静电产生的电压或电流，达到保护芯片器件的目的
。
静电保护是器件设计中一项重要指标
。
[0004]MOSFET
器件的易击穿点包括栅氧层和
PN
结等部位
。
因
SiC MOSFET
的栅氧更容易击穿，目前对
SiC MOSFET
的
ES...
【技术保护点】
【技术特征摘要】
1.
一种集成
ESD
的
MOSFET
器件，包括
N
型半导体衬底
、
位于所述
N
型半导体衬底上表面的
N
型外延层
、
位于所述
N
型半导体衬底下表面的漏极电极
、
位于所述
N
型外延层的上方的源极电极和
ESD
保护结构，特征在于，所述
ESD
保护结构包括：第一
P
型阱，位于所述
N
型外延层中；所述第一
P
型阱包括第二
N
型重掺区的一部分和第三
N
型重掺区，所述第二
N
型重掺区跨接在所述第一
P
型阱和所述
N
型外延层，所述第二
N
型重掺区与所述第三
N
型重掺区相互间隔，所述第三
N
型重掺区与所述源极电极相连；第一
P
型重掺区，位于所述
N
型外延层，且位于所述第二
N
型重掺区远离所述第三
N
型重掺区的一侧，与所述第二
N
型重掺区相互间隔；所述第一
P
型重掺区与所述漏极电极相连
。2.
根据权利要求1所述的集成
ESD
的
MOSFET
器件，其特征在于，所述
ESD
保护结构还包括：第一
N
型重掺区，位于所述
N
型外延层，且位于所述第一
P
型重掺区远离所述第二
N
型重掺区的一侧，与所述漏极电极相连
。3.
根据权利要求1‑2任一项所述的集成
ESD
的
MOSFET
器件，其特征在于，所述
N
型外延层还包括相互间隔的第二
P
型阱和第三
P
型阱；所述第二
P
型阱包括第四
N
型重掺区，所述第四
N
型重掺区与所述源极电极相连；所述第三
P
型阱包括第五
N
型重掺区，所述第五
N
型重掺区与所述源极电极相连
。4.
根据权利要求3所述的集成
ESD
的
MOSFET
器件，其特征在于，所述第一
P
型阱与所述第二
P
型阱连续
。5.
根据权利要求3所述的集成
ESD
的
MOSFET
器件，其特征在于，所述第二
P
型阱还包括第二
P
型重掺区，所述第二
P
型重掺区与所述源极电极相连；所述第三
P
型阱还包括第三
P
型重掺区，所述第三
P
型重掺区与所述源极电极相连
。6.
一种集成
ESD
的
MOSFET
器件的制备方法，其特征在于，包括：提供半导体基底，所述半导体基底包括
N
型半导体衬底和位于所述
N
型半导体衬底上表面的
N
型外延层；形成
ESD
保护结构，具体包括：在所述
N
型外延层中形成第一
P
型阱；形成两个相互间隔的
N
型重掺区，分别是第二
N
型重掺区和第三
N
型重掺区，其中所述第二
N
型重掺区跨接在所述第一
P
型阱和所述
N
型外延层，所述第三
N
型重掺区位于所述第一
P
型阱中；在所述
N
型外延层形成与所述第二
N
...
【专利技术属性】
技术研发人员：张译，
申请(专利权)人：荣湃半导体上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。