一种减少精细线路板干膜碎的图形设计方法技术

一种减少精细线路板干膜碎的图形设计方法，涉及精细线路板制作技术领域，贴干膜后的PCB板上面的所述干膜需要与线路板的边缘有一定距离，以保证在所述干膜的周围有足够的空间预留各种模具位，避免夹子夹到板边干膜上从而产生干膜碎。本发明专利技术的一种减少精细线路板干膜碎的图形设计方法，能从源头上规避及控制干膜碎的产生，避免干膜碎返粘板面阻碍电镀导致线路开路或者缺口的品质影响。路开路或者缺口的品质影响。路开路或者缺口的品质影响。

【技术实现步骤摘要】
一种减少精细线路板干膜碎的图形设计方法


[0001]本专利技术属于精细线路板制作
，具体涉及一种减少精细线路板干膜碎的图形设计方法。

技术介绍

[0002]随着线路板不断的升级，线路板逐渐走向小、轻、薄、细的过程，那么对线路的线宽线距要求就越来越高，线宽也越来越细。现阶段线路板行业中可以做到线路的线宽线距等级30/30μm，甚至线路更加精细，开始引进改良型半加成法工艺(mSAP)，mSAP工艺制作的线路往往很精细，但是由于工艺流程的特殊性质，往往微小的杂物或者干膜碎都会引起阻镀，导致线路开路或者缺口。如何减少或者避免干膜碎在制作的过程中产生就是一个很关键的要点，因此，除了保证在工艺制程的洁净外，也急需要一种能从源头上规避及控制干膜碎的产生的方法，保证精细线路的制作品质。

技术实现思路

[0003]为了克服现有技术的不足，本专利技术的目的在于提供一种减少精细线路板干膜碎的图形设计方法，通过对线路板板的图形转移的菲林进行特殊设计，在不更改最终产品的使用功能的前提下，能从源头上规避及控制干膜碎的产生，避免干膜碎返粘板面阻碍电镀导致线路开路或者缺口的品质影响。
[0004]本专利技术的目的采用如下技术方案实现：
[0005]一种减少精细线路板干膜碎的图形设计方法，将贴干膜后的PCB板上面的所述干膜需要与线路板的边缘有一定距离，以保证在所述干膜的周围有足够的空间预留各种模具位，避免夹子夹到板边干膜上从而产生干膜碎。
[0006]进一步地，所述各种模具位设置有辅助对位孔位、测试模具位、测试Coupon位、设备治具夹子位及板边流胶槽。
[0007]进一步地，贴干膜后的PCB板上面的干膜区域是矩形，所述干膜区域的前后两条边比线路板小2～4mm，所述干膜区域的上下两条边比线路板小6～10mm。
[0008]进一步地，所述干膜区域中设置有曝光区域，所述曝光区域的尺寸比所述干膜区域小，所述曝光区域设置有所有线路图形。
[0009]进一步地，所述曝光区域为矩形，所述曝光区域的前后和左右四条边均比所述干膜区域的边缘小2～4mm，所述模具位至少距离所述曝光区域8～12mm。
[0010]进一步地，所述线路板板边在所述干膜区域内的电镀设备夹子对应位置图形设计，线路板板边在所述干膜区域内的电镀设备夹子对应位置图形设计在所述电镀设备夹子对应位置外围，使铜块覆盖夹子位。
[0011]进一步地，所述线路板的前后两边板边流胶槽为垂直流胶槽，且所述垂直于板边的流胶槽末端对齐，位于所述线路板的边缘和从所述线路板的边缘往里4mm之间的区域内。
[0012]进一步地，所述减少精细线路板干膜碎的图形设计还包括线路板方向识别通孔及
曝光对位标靶的对应位置图形设计，线路板方向识别通孔及曝光对位标靶的对应位置图形设计在所述板方向识别通孔及曝光对位标靶的对应位置外围，使铜块覆盖通孔及标靶。
[0013]进一步地，所述线路板方向识别通孔及曝光对位标靶的对应位置设置在所述干膜区域外或者所述干膜区域内。
[0014]进一步地，所述板边所有字符的属性设计成铜字。
[0015]相比现有技术，本专利技术的有益效果在于：
[0016]1.本专利技术的一种减少精细线路板干膜碎的图形设计方法，通过将贴干膜后的PCB板上面的干膜与线路板的边缘隔一定距离，以保证在干膜的周围有足够的空间预留各种模具位，一方面避免夹子夹到板边干膜上从而产生干膜碎，出现夹子位半显影或者未显影干膜的干膜残留板面，同时保证曝光区域的所有图形的完成性，避免工艺流程的波动导致曝光的图形不完整从而产生不必要的干膜碎屑，另一方面保证图形电镀的过程中线路铜厚均匀性，避免出现夹膜情况，从而减少精细线路板干膜碎的产生，避免干膜碎屑掉落图形电镀缸内，干膜碎返粘线路板面阻碍电镀，导致线路开路或者缺口的品质影响，因此，能够在不更改最终产品的使用功能的前提下，从源头上规避及控制干膜碎的产生，保证精细线路过程中的制作品质。
附图说明
[0017]图1是本专利技术提供的减少精细线路板干膜碎的图形设计示意图。
[0018]图2是现有的半加成法工艺显影后夹子位有干膜碎残留示意图。
[0019]图3是现有的半加成法工艺图形电镀后线路板板面异常无残留干膜碎示意图。
[0020]图4是本专利技术提供的线路板显影后板面夹子位无任何干膜残留示意图。
[0021]图5是本专利技术提供的线路板在图形电镀后板面完整且无异常的示意图。
[0022]图6是本专利技术提供的板边干膜区域内的电镀夹子位对应位置图形设计示意图。
[0023]图7是本专利技术提供的板边所有字符的属性设计成铜字示意图。
[0024]图8是本专利技术提供的垂直板边的流胶槽的设置示意图。
[0025]图9是本专利技术提供的线路板方向识别通孔对应位置图形设计的示意图。
[0026]图10是本专利技术提供的曝光对位标靶对应位置图形设计的示意图。
具体实施方式
[0027]下面，结合具体实施方式，对本专利技术做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
[0028]请参阅附图4～7，本专利技术提供一种减少精细线路板干膜碎的图形设计方法，具体是在贴干膜后的PCB板上面，干膜需要与线路板的边缘有一定距离，以保证在干膜的周围有足够的空间预留辅助对位孔位、测试模具位、测试Coupon位、设备治具夹子位及板边流胶槽，从图4中可以看出，本专利技术提供的线路板显影后，板面夹子位无任何干膜残留板面无任何干膜残留示意图，从图5中可以看出，在图形电镀后板面完整且无异常，而图2中，现有的半加成法工艺显影后夹子位有干膜碎残留，图3中，现有的半加成法工艺图形电镀后线路板板面异常无残留干膜碎，干膜碎屑在电镀的过程中掉落到图形电镀缸内，说明本专利技术能避免夹子夹到板边干膜上从而产生干膜碎，不会出现夹子位半显影或者未显影干膜的干膜残
留到板面上，从而减少精细线路板干膜碎的产生，避免干膜碎屑掉落图形电镀缸内，干膜碎返粘线路板面阻碍电镀，导致线路开路或者缺口的品质影响，因此，能够在不更改最终产品的使用功能的前提下，从源头上规避及控制干膜碎的产生，保证精细线路过程中的制作品质。
[0029]在曝光阶段，请参阅附图1，PCB板上面的干膜区域是矩形，干膜区域X方向上，干膜区域的前后两条边比线路板小4mm，干膜区域Y方向上，干膜区域的上下两条边比线路板小10mm，为了保证辅助对位孔位、测试模具位、测试Coupon位、设备治具夹子位及板边流胶槽不影响到干膜区域，避免夹子夹到板边干膜上从而产生干膜碎，出现夹子位半显影或者未显影干膜的干膜残留板面，同时保证曝光区域的所有图形的完成性，避免工艺流程的波动导致曝光的图形不完整从而产生不必要的干膜碎屑，使图形电镀的过程中线路铜厚均匀，避免出现夹膜情况，优选地，辅助对位孔位、测试模具位、测试Coupon位、设备治具夹子位及板边流胶槽至少设置在距离曝光区域8～12mm。
[0030本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种减少精细线路板干膜碎的图形设计方法，其特征在于，贴干膜后的PCB板上面的所述干膜需要与线路板的边缘有一定距离，以保证在所述干膜的周围有足够的空间预留各种模具位，避免夹子夹到板边干膜上从而产生干膜碎。2.如权利要求1所述的一种减少精细线路板干膜碎的图形设计方法，其特征在于，所述各种模具位设置有辅助对位孔位、测试模具位、测试Coupon位、设备治具夹子位及板边流胶槽。3.如权利要求1所述的一种减少精细线路板干膜碎的图形设计方法，其特征在于，贴干膜后的PCB板上面的干膜区域是矩形，所述干膜区域的前后两条边比线路板小2～4mm，所述干膜区域的上下两条边比线路板小6～10mm。4.如权利要求3所述的一种减少精细线路板干膜碎的图形设计方法，其特征在于，所述干膜区域中设置有曝光区域，所述曝光区域的尺寸比所述干膜区域小，所述曝光区域设置有所有线路图形。5.如权利要求4所述的一种减少精细线路板干膜碎的图形设计方法，其特征在于，所述曝光区域为矩形，所述曝光区域的前后和左右四条边均比所述干膜区域的边缘小2～4mm，所述模具位至少距离所述曝光区域8～12mm。6.如权利要求3所述的一种减少精细线路板干膜碎的图形设计方...

【专利技术属性】
技术研发人员：王宏业，姚晓建，区健唐，
申请(专利权)人：广州美维电子有限公司，
类型：发明
国别省市：