一种基于FPGA的多输入LUT的布局方法技术

本发明专利技术提供一种基于FPGA的多输入LUT的布局方法，实现在FPGA的一个逻辑区LP内增加至少一根外部信号输入端口，用于LP中的寄存器接入外部输入信号时使用。对FPGA进行布局，当寄存器有外部信号驱动并发生布线冲突时，判断LUT使用的输入端口和输入端口数量。当LUT的输入端口和输出端口有悬空时，通过模式选择设置，将LUT的任一悬空输入端和任一悬空输出端布局成一个单输入单输出的选通器，选通器的输入端用作给寄存器提供一个新的外部输入端口，LUT原有使用的输入端口和输出端口所实现的逻辑功能保持不变。本发明专利技术布局方法减少了需要重新布局的FPGA芯片中LP单元的数量，使FPGA芯片布局结果更加紧凑，布线距离更短，从而减小电信号传输时延。号传输时延。号传输时延。

【技术实现步骤摘要】
一种基于FPGA的多输入LUT的布局方法


[0001]本申请涉及集成电路应用领域，尤其涉及一种基于FPGA的多输入LUT的布局方法。

技术介绍

[0002]在FPGA(Field Programmable Gate Array)芯片设计过程的综合实现阶段中，综合布局阶段会将硬件描述语言设计的电路编译为由基本逻辑单元连接而成的逻辑网表，网表的基本组成部分主要是各类寄存器REG(Register)和多输入查找表LUT(Lookup table)。在之后的实现布线阶段中，程序会将这些网表分配到芯片上实际存在的门电路上，并确定它们的连接路径。
[0003]通常，FPGA芯片包括多个可编程逻辑模块(Programmable Logic Block，PLB)，基于不同的型号，每个PLB包含一定数量的逻辑区LP(Logic Parcel)，每个LP包括一定数量的查找表LUT、寄存器REG、加法器ADD和多路选择器MUX等，在布局阶段，以PLB为一个独立的单元，实现逻辑映射的信号除了来自于PLB内部，还有来自于PLB外部的输入信号，由于每个LP中对外部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的多输入LUT的布局方法，其特征在于，所述布局方法包括：对FPGA进行布局，所述FPGA包含PLB，所述PLB包含LP，使用所述LP中LUT的输入端口和输出端口实现逻辑功能；所述LP中包括LUT，至少两个寄存器；当所述寄存器有外部信号驱动时，判断所述外部信号的输入端是否发生布线冲突；当所述外部信号的输入端发生布线冲突时，判断所述LP中LUT使用的输入端口数量和输出端口数量；当所述LP中至少一个LUT的输入端口和输出端口都有悬空时，选择所述至少一个LUT中的一个特定LUT；将所述特定LUT的任意一个悬空输入端口结合所述特定LUT的任意一个悬空输出端口布局成一个单输入单输出的选通器；所述选通器的输入端用于给所述寄存器接入外部输入信号时使用；所述特定LUT除所述任意一个悬空端口和所述任意一个输出端口之外的其他输入...

【专利技术属性】
技术研发人员：罗钧，蒋中华，郭敬霞，刘桂林，王海力，
申请(专利权)人：京微齐力北京科技有限公司，
类型：发明
国别省市：