一种FPGA原型验证设备制造技术

一种FPGA原型验证设备。本发明专利技术公开了一种FPGA原型验证设备，其包括以下模块：主控卡、业务卡、机箱；其中，所述主控卡用于处理控制FPGA原型验证；所述业务卡包括FPGA芯片，用于执行原型验证；所述主控卡与所述业务卡之间可插拔连接；所述业务卡与所述业务卡之间可插拔连接。本发明专利技术提供的FPGA原型验证设备，主控卡和业务卡之间，业务卡也业务卡之间采用可插拔连接，实现FPGA原型验证设备模块化、开放式的可扩展架构，可以根据需要通过可插拔实现所述主控卡与所述业务卡之间的灵活连接，以及灵活扩展业务卡，根据不同的需求，快速搭建FPGA原型验证装置，从而实现了一个易于灵活扩展原型验证所需FPGA芯片数量的装置，节约了成本，增加了灵活性。了灵活性。

【技术实现步骤摘要】
一种FPGA原型验证设备


[0001]本专利技术涉及FPGA原型验证
，具体涉及一种FPGA原型验证设备。

技术介绍

[0002]随着当前芯片的性能以及复杂程度不断升高，各种以前不曾出现的缺陷对传统测试方法提出了新的挑战，开发出一种适合芯片开发的系列化测试验证装置势在必行，将多个IC类项目对验证装置的需求进行整合和归类，同一系列可以在多个类似的项目中应用，从而避免了每个项目单独开发验证装置造成的资源浪费和进度延迟；测试验证装置可扩展性、通用性强，能够根据不同的项目需求快速组建，并且兼容多个项目，是可编程逻辑器件(如FPGA，Field
‑
Programmable Gate Array，现场可编程门阵列器件)原型验证技术发展的趋势。
[0003]现有技术提供的FPGA原型验证设备FPGA之间连接固定，当原型验证所需FPGA芯片数量不足时，传统的FPGA原型验证设备不易于灵活扩展原型验证所需FPGA芯片数量。此外，传统的FPGA原型验证设备，只有一个主控卡，只能给一个用户使用固定数量的FPGA芯片，这造成验证资源使用率低，浪费较大，成本较高。

技术实现思路

[0004]因此，本专利技术要解决的技术问题在于克服现有技术中的传统的FPGA原型验证设备不易于灵活扩展原型验证所需FPGA芯片数量缺陷，从而提供一种FPGA原型验证设备，包括：主控卡，业务卡，机箱；其中，所述主控卡用于处理控制FPGA原型验证；所述业务卡包括FPGA芯片，用于执行原型验证；其中，所述主控卡与所述业务卡之间可插拔连接；所述业务卡之间可插拔连接；所述主控卡、所述业务卡可拆卸连接于机箱。
[0005]进一步地，所述主控卡包括主控芯片，存储器，时钟产生区域，第一时钟输出接口，第一调试接口；
[0006]所述业务卡包括两颗FPGA芯片，第二CPLD芯片，JTAG，多个第二输入输出接口，第一时钟输入接口，第二调试接口；
[0007]其中，所述第一时钟输出接口与所述第一时钟输入接口连接；所述第二输入输出接口连接与其他所述业务卡上的所述第二输入输出接口连接实现多颗FPGA芯片互联或级联；所述第一调试接口与所述第二调试接口连接；所述第二CPLD芯片用于配置所述业务卡上的所述第二输入输出接口和所述时钟输入接口；通过所述JTAG可以识别所述两颗所述FPGA芯片；所述时钟产生区域产生的时钟信号通过所述第一时钟输出接口接入到所述第一时钟输入接口。
[0008]进一步地，所述主控芯片调用所述存储器数据，通过所述第二CPLD芯片为所述FPGA芯片配置数据。
[0009]进一步地，通过所述JTAG的扫描识别，所述主控芯片对两颗所述FPGA芯片的可选择配置或升级。
[0010]进一步地，时钟产生区域包括晶振，第一CPLD芯片，PLL芯片；所述第一CPLD芯片配置所述第一时钟输出接口；所述晶振配合所述PLL芯片产生时钟信号，从所述第一时钟输出接口输出。
[0011]进一步地，所述主控卡为N个，所述业务卡M个。
[0012]进一步地，所述主控卡还包括第二时钟输入接口，可与其他所述主控卡的第一时钟输出接口连接并接收同步时钟信息。
[0013]进一步地，一个所述主控卡可以同时控制1～M个所述业务卡。
[0014]进一步地，所述N为1～4个，所述M数量为1～4个，且M≥N。
[0015]进一步地，所述主控卡可以控制2个及以上所述FPGA原型验证设备里的业务卡。
[0016]进一步地，其特征在于，所述组件的PCB板上下两面对应分别设置电源插座以连接电源。
[0017]实施本专利技术的技术方案，具有以下有益效果：本专利技术提供的FPGA原型验证设备，主控卡和业务卡之间，业务卡与业务卡之间采用可插拔连接，实现FPGA原型验证设备模块化、开放式的可扩展架构，可以根据需要通过可插拔方式实现主控卡与业务卡、业务卡与业务卡之间的灵活连接，根据不同的需求，快速搭建FPGA原型验证装置，从而实现了一个易于灵活扩展原型验证所需FPGA芯片数量的装置，节约了成本，增加了灵活性。
[0018]本专利技术技术方案，具有如下优点：
[0019]1.本专利技术提供的FPGA原型验证设备，业务卡之间采用可插拔连接，实现FPGA原型验证设备模块化、开放式的可扩展架构，可以根据需要可插拔连接实现主控卡与业务卡、业务卡与业务卡之间的灵活连接。
[0020]2.本专利技术提供的一种FPGA原型验证设备可以设置至少一个主控卡，主控卡可以依据客户需要，控制单个业务卡或多个业务卡，即支持1个用户使用，也支持至少2个以上用户同时使用，并且完全独立互不影响，由此可以实现多用户并发使用，最优化系统资源使用效率。
附图说明
[0021]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022]图1是本申请的FPGA原型验证设备连接示意图；
[0023]图2是本申请的主控卡布局示意图；
[0024]图3是本申请的业务卡布局示意图；
[0025]图4是本申请主控卡与业务卡的控制关系示意图；
[0026]图5是本申请的FPGA原型验证设备两个主控卡控制业务卡的连接示意图；
[0027]图6是本申请的FPGA原型验证设备实物连接示意图。
具体实施方式
[0028]下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施
例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0029]在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0030]在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。
[0031]此外，下面所描述的本专利技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0032]实施例
[0033]本专利技术的FPGA原型验证本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA原型验证设备，其特征在于，包括：主控卡，业务卡，机箱；其中，所述主控卡用于处理控制FPGA原型验证；所述业务卡包括FPGA芯片，用于执行原型验证；其中，所述主控卡与所述业务卡之间可插拔连接；所述业务卡之间可插拔连接；所述主控卡、所述业务卡可拆卸连接于机箱。2.根据权利要求1所述的FPGA原型验证设备，其特征在于，所述主控卡包括主控芯片，存储器，时钟产生区域，第一时钟输出接口，第一调试接口；所述业务卡包括两颗FPGA芯片，第二CPLD芯片，JTAG，多个第二输入输出接口，第一时钟输入接口，第二调试接口；其中，所述第一时钟输出接口与所述第一时钟输入接口连接；所述第二输入输出接口连接与其他所述业务卡上的所述第二输入输出接口连接实现多颗FPGA芯片互联或级联；所述第一调试接口与所述第二调试接口连接；所述第二CPLD芯片用于配置所述业务卡上的所述第二输入输出接口和所述时钟输入接口；通过所述JTAG可以识别所述两颗所述FPGA芯片；所述时钟产生区域产生的时钟信号通过所述第一时钟输出接口接入到所述第一时钟输入接口。3.根据权...

【专利技术属性】
技术研发人员：刘兴茂，刘丹，暴宇，马婧，李俊华，张佩文，徐国超，
申请(专利权)人：江苏汤谷智能科技有限公司，
类型：发明
国别省市：