一种动态延迟配置系统技术方案

本申请公开了一种动态延迟配置系统，用于减少人工成本。本申请包括：DAC配置模块分别与动态延迟调整模块、延迟数生成模块以及DAC模块连接，动态延迟调整模块用于向DAC配置模块输入初始延迟数，DAC配置模块用于根据初始延迟数对DAC模块进行输出电压配置；外围接口分别与DAC模块以及ADC采集模块连接，ADC采集模块用于通过外围接口采集DAC模块输出的第一电压值；延迟范围计算模块分别与ADC采集模块以及延迟数生成模块连接，延迟范围计算模块用于根据ADC采集模块发送的第一电压值计算出不同DAC模块所对应的延迟范围，延迟数生成模块用于根据所有不同的DAC模块所对应的延迟范围生成目标延迟数，目标延迟数为所有延迟范围的中间值。间值。间值。

【技术实现步骤摘要】
一种动态延迟配置系统


[0001]本申请涉及显示屏的显示和测试
，尤其涉及一种动态延迟配置系统。

技术介绍

[0002]信号发生器是一种可以向被测电路提供含有所需特定参数的电测试信号的设备。在用于显示屏检测的图形信号发生器中，其主板上分布有多个数字模拟转换器(DAC,Digital to Analog Converter)，各个DAC通过串行外设接口(SPI,Serial Peripheral Interface)协议进行输出电压的配置。在输出电压的配置过程中，为了使不同通道之间的DAC输出波形达到同步，通常采用SPI时钟线共用和SPI数据线单独连接的连接方式。但是，由于信号发生器主板的面积过大，导致SPI时钟线和SPI数据线之间会因布线跨度较大而出现数据无法对齐的情况，从而降低SPI通信的准确度。
[0003]目前，为了解决SPI时钟线和SPI数据线之间数据无法对齐的情况，通常采用降低SPI速度和凑时序的方式，即：先降低SPI的信号传输速度，然后由工作人员根据人工经验使用不同的数据序列来确定SPI时钟线和SPI数据线之间的相位关系，最后将时钟信号和数据信号进行延迟输出。但是，这种方式需要依靠人工经验来进行时序的配置，导致工作人员需要花费较多的时间和精力来进行延迟时间的计算，人工成本花费较高。

技术实现思路

[0004]本申请提供了一种动态延迟配置系统，能够减少人工成本。
[0005]本申请提供了一种动态延迟配置系统，包括：动态延迟调整模块、DAC数字模拟转换器配置模块、若干个DAC模块、外围接口、ADC模拟数字转换器采集模块、延迟范围计算模块以及延迟数生成模块；
[0006]所述DAC配置模块分别与所述动态延迟调整模块、所述延迟数生成模块以及所述DAC模块连接，所述动态延迟调整模块用于向所述DAC配置模块输入初始延迟数，所述DAC配置模块用于根据所述初始延迟数对所述DAC模块进行输出电压配置；
[0007]所述外围接口分别与所述DAC模块以及所述ADC采集模块连接，所述ADC采集模块用于通过所述外围接口采集所述DAC模块输出的第一电压值；
[0008]所述延迟范围计算模块分别与所述ADC采集模块以及所述延迟数生成模块连接，所述延迟范围计算模块用于根据所述ADC采集模块发送的所述第一电压值计算出不同DAC模块所对应的延迟范围，所述延迟数生成模块用于根据所有不同的DAC模块所对应的延迟范围生成目标延迟数，所述目标延迟数为所有延迟范围的中间值。
[0009]可选的，所述动态延迟配置系统还包括：延迟数存取模块；
[0010]所述延迟数存取模块分别与所述延迟数生成模块、所述DAC配置模块以及所述动态延迟调整模块连接，所述延迟数存取模块用于接收并存储所述延迟数生成模块发送的所述目标延迟数，当检测到延迟标志位为非置位状态时，向所述动态延迟调整模块传输启动指令，当检测到延迟标志位为置位状态时，控制所述DAC配置模块根据所述目标延迟数进行
输出电压配置。
[0011]可选的，所述动态延迟配置系统还包括：通信接口；
[0012]所述通信接口与所述延迟数存取模块连接，所述通信接口用于所述延迟数存取模块与外部控制机构建立通信连接。
[0013]可选的，所述动态延迟配置系统还包括：存储模块；
[0014]所述存储模块与所述延迟数存取模块连接，所述存储模块用于存储所述延迟数存取模块发送的所述目标延迟数。
[0015]可选的，所述存储模块用于存储延迟标志位的状态，当所述存储模块接收到所述延迟数存取模块发送的所述目标延迟数时，所述存储模块将所述延迟标志位调整为置位状态。
[0016]可选的，所述延迟范围计算模块包括：采集判断模块以及延迟判断模块；
[0017]所述采集判断模块分别与所述ADC采集模块以及所述延迟判断模块连接，所述采集判断模块用于根据所述ADC采集模块发送的所述第一电压值计算出不同DAC模块所对应的误差值，所述延迟判断模块用于根据所述误差值计算出不同DAC模块在预设误差范围内所对应的延迟范围。
[0018]可选的，所述误差值为电压差值与预设范围的偏差值，所述电压差值为所述ADC采集模块采集的所述第一电压值与参考电压值的差值。
[0019]可选的，所述参考电压值为所述外围接口向所述采集判断模块输入的电压值。
[0020]可选的，所述参考电压值为所述采集判断模块内部设置的电压值。
[0021]可选的，所述外围接口为信号输出接口，所述信号输出接口用于接收所述DAC模块输出的所述第一电压值并将所述第一电压值发送至所述ADC采集模块。
[0022]从以上技术方案可以看出，本申请具有以下效果：
[0023]DAC配置模块分别与动态延迟调整模块、延迟数生成模块以及DAC模块连接，该动态延迟调整模块用于向DAC配置模块输入初始延迟数，该DAC配置模块用于根据初始延迟数对DAC模块进行输出电压配置；外围接口分别与DAC模块以及ADC模拟数字转换器采集模块连接，该ADC采集模块用于通过外围接口采集DAC模块输出的第一电压值；延迟范围计算模块分别与ADC采集模块以及延迟数生成模块连接，该延迟范围计算模块用于根据ADC采集模块发送的第一电压值计算出不同DAC模块所对应的延迟范围，该延迟数生成模块用于根据所有不同的DAC模块所对应的延迟范围生成目标延迟数，该目标延迟数为所有延迟范围的中间值。通过这样，可以通过延迟范围计算模块和延迟数生成模块对多个DAC通道的延迟时间进行计算，而不再需要人工来进行延迟时间的计算，减少了工作人员用于计算延迟时间的时间和精力，从而可以减少人工成本。
附图说明
[0024]图1为本申请中的动态延迟配置系统的一个实施例示意图；
[0025]图2为本申请中的动态延迟配置系统的另一个实施例示意图。
具体实施方式
[0026]在本申请中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、
“
中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅用于说明各部件或组成部分之间的相对位置关系，并不特别限定各部件或组成部分的具体安装方位。
[0027]并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
[0028]此外，术语“安装”、“设置”、“设有”、“连接”、“相连”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
[0029]此外，在本申请中所附图式所绘制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态延迟配置系统，其特征在于，包括：动态延迟调整模块、DAC数字模拟转换器配置模块、若干个DAC模块、外围接口、ADC模拟数字转换器采集模块、延迟范围计算模块以及延迟数生成模块；所述DAC配置模块分别与所述动态延迟调整模块、所述延迟数生成模块以及所述DAC模块连接，所述动态延迟调整模块用于向所述DAC配置模块输入初始延迟数，所述DAC配置模块用于根据所述初始延迟数对所述DAC模块进行输出电压配置；所述外围接口分别与所述DAC模块以及所述ADC采集模块连接，所述ADC采集模块用于通过所述外围接口采集所述DAC模块输出的第一电压值；所述延迟范围计算模块分别与所述ADC采集模块以及所述延迟数生成模块连接，所述延迟范围计算模块用于根据所述ADC采集模块发送的所述第一电压值计算出不同DAC模块所对应的延迟范围，所述延迟数生成模块用于根据所有不同的DAC模块所对应的延迟范围生成目标延迟数，所述目标延迟数为所有延迟范围的中间值。2.根据权利要求1中所述的动态延迟配置系统，其特征在于，所述动态延迟配置系统还包括：延迟数存取模块；所述延迟数存取模块分别与所述延迟数生成模块、所述DAC配置模块以及所述动态延迟调整模块连接，所述延迟数存取模块用于接收并存储所述延迟数生成模块发送的所述目标延迟数，当检测到延迟标志位为非置位状态时，向所述动态延迟调整模块传输启动指令，当检测到延迟标志位为置位状态时，控制所述DAC配置模块根据所述目标延迟数进行输出电压配置。3.根据权利要求2中所述的动态延迟配置系统，其特征在于，所述动态延迟配置系统还包括：通信接口；所述通信接口与所述延迟数存取模块连接，所述通信接口用于...

【专利技术属性】
技术研发人员：卢涛，
申请(专利权)人：长沙精智达电子技术有限公司，
类型：发明
国别省市：