一种数据处理方法、装置和电子设备制造方法及图纸

技术编号:38466389 阅读:13 留言:0更新日期:2023-08-11 14:43
本申请公开了一种数据处理方法、装置和电子设备,用于降低显示屏模组生产过程的工艺难度。应用于Cell信号发生器,Cell信号发生器包括简单处理器,简单处理器包括译码执行单元和指令存储区,指令存储区包括2Kx18bit结构的第一、第二以及第三指令存储区,第一和第二指令存储区用于存储主程序指令,第三指令存储区用于存储可调用程序指令,数据处理方法包括:译码执行单元接收指令代码,指令代码为2bit;译码执行单元确定对应的指令功能;译码执行单元生成对应的主程序指令;译码执行单元将主程序指令存储于第一指令存储区和/或第二指令存储区;当满足预设条件时,译码执行单元执行主程序指令以输出对应的Cell信号。序指令以输出对应的Cell信号。序指令以输出对应的Cell信号。

【技术实现步骤摘要】
一种数据处理方法、装置和电子设备


[0001]本申请实施例涉及信号生成领域,尤其涉及一种数据处理方法、装置和电子设备。

技术介绍

[0002]在显示屏模组生产过程中,通常需要针对显示屏Cell进行PG点亮测试以保证产品质量并减少工艺及材料损失,显示屏Cell的点亮需要专用的PG信号发生器生成特殊的信号波形来驱动相关的显示屏Cell引脚,包括电源引脚、时序同步信号引脚、Data引脚等等。一般的信号发生器设备都是采用FPGA芯片来生成各路信号的原始信号,然后通过驱动放大电路得到要求的信号强度,再去驱动对应的屏体Cell引脚。
[0003]由于屏体Cell要求的信号通道数量比较大,对信号的同步性要求高,不同的屏体Cell之间信号格式不同,要求生成的信号可编程,因此传统的Cell信号发生器都是采用FPGA芯片作为信号生成核心,采用基于波形幅度和时间的简单波形描述算法来生成需要的各路信号,信号描述数据直接存放在FPGA芯片的内建RAM中直接调用。一般情况下是每组信号描述数据包含5组16bit存储空间,包括16bit指令、16bit幅度,32bit时间和16bit循环次数等,数据利用率比较低,且无法实现循环嵌套。
[0004]由于FPGA芯片内建RAM的容量限制,这种波形描述算法对于以往的分辨率比较低,刷新速度比较慢的屏体是适用的。但是随着屏体的分辨率、色彩深度和刷新率的提升,要求信号波形复杂度呈几何级数增加,导致FPGA芯片的内建RAM数据容量无法满足要求,很多以往的Cell信号发生器设备无法实现针对新屏体的驱动应用。即现有的FPGA芯片内部的指令容量有限,无法满足更复杂的输出波形要求,增加了显示屏模组生产过程的工艺难度。

技术实现思路

[0005]本申请公开了一种数据处理方法、装置和电子设备,用于降低显示屏模组生产过程的工艺难度。
[0006]本申请第一方面提供了一种数据处理方法,所述方法应用于Cell信号发生器,所述Cell信号发生器包括简单处理器,所述简单处理器包括译码执行单元和指令存储区,所述指令存储区包括2K x 18bit结构的第一指令存储区、第二指令存储区以及第三指令存储区,所述第一指令存储区和第二指令存储区用于存储主程序指令,所述第三指令存储区用于存储可调用程序指令,所述数据处理方法包括:
[0007]所述译码执行单元接收指令代码,所述指令代码为2bit;
[0008]所述译码执行单元根据所述指令代码确定对应的指令功能;
[0009]所述译码执行单元根据所述指令功能生成对应的主程序指令;
[0010]所述译码执行单元将所述主程序指令存储于第一指令存储区和/或第二指令存储区;
[0011]当满足预设条件时,所述译码执行单元执行所述主程序指令以输出对应的Cell信号。
[0012]可选的,所述译码执行单元根据所述指令代码确定对应的指令功能包括:
[0013]当所述指令代码为00时,所述译码执行单元确定的指令功能为将16bit幅度参数赋值给DAC转换器,再由DAC将赋值参数转换为对应的模拟电压信号。
[0014]可选的,所述译码执行单元根据所述指令代码确定对应的指令功能包括:
[0015]当所述指令代码为01时,所述译码执行单元确定的指令功能为将16bit延迟参数赋值给延迟计数器,每个处理器周期延迟计数器减1,直至延迟计数器为零时跳转到下一条指令。
[0016]可选的,所述译码执行单元根据所述指令代码确定对应的指令功能包括:
[0017]当所述指令代码为10时,所述译码执行单元确定的指令功能为获取跳转参数,根据所述跳转参数跳转到指定地址并执行对应操作。
[0018]可选的,所述获取跳转参数,根据所述跳转参数跳转到指定地址并执行对应操作包括:
[0019]获取第一跳转参数、第二跳转参数以及目的地址;
[0020]当所述第一跳转参数为00时,若第二跳转参数中的NOP为有效数据,忽略执行本指令;
[0021]当所述第一跳转参数为00时,若第二跳转参数中的CHG为有效数据,在所述第一指令存储区和第二指令存储区之间跳转至所述目的地址;
[0022]当所述第一跳转参数为00时,若第二跳转参数中的C_Seg为有效数据,从所述第一指令存储区或第二指令存储区跳转至第三指令存储区中的所述目的地址。
[0023]可选的,所述从所述第一指令存储区或第二指令存储区跳转至第三指令存储区中的所述目的地址包括:
[0024]根据所述目的地址的最后三位确定第三指令存储区中每个分段的起始地址;
[0025]在地址指针指向每个分段的起始地址时,载入对应的目标段长度寄存器和目标段参数寄存器;
[0026]按第三指令存储区的数据格式顺序执行对应的操作。
[0027]可选的,所述获取跳转参数,根据所述跳转参数跳转到指定地址并执行对应操作包括:
[0028]获取第一跳转参数、第二跳转参数以及目的地址;
[0029]当所述第一跳转参数为01时,若满足第二跳转参数Sx的条件,则跳转到所述目的地址,并清除对应的第二跳转参数,所述第二跳转参数Sx为外部输入的参数。
[0030]可选的,所述获取跳转参数,根据所述跳转参数跳转到指定地址并执行对应操作包括:
[0031]获取第一跳转参数、第二跳转参数以及目的地址;
[0032]当所述第一跳转参数为10时,当第二跳转参数CNTn非零时,跳转到所述目的地址并执行CNTn

1;
[0033]当所述第一跳转参数为10时,当第二跳转参数CNTn为零时,跳到下一条指令。
[0034]本申请第二方面提供了一种数据处理装置,所述装置应用于Cell信号发生器,所述Cell信号发生器包括简单处理器,所述简单处理器包括译码执行单元和指令存储区,所述指令存储区包括2K x 18bit结构的第一指令存储区、第二指令存储区以及第三指令存储
区,所述第一指令存储区和第二指令存储区用于存储主程序指令,所述第三指令存储区用于存储可调用程序指令,所述数据处理装置包括:
[0035]接收单元,用于接收指令代码,所述指令代码为2bit;
[0036]确定单元,用于根据所述指令代码确定对应的指令功能;
[0037]生成单元,用于根据所述指令功能生成对应的主程序指令;
[0038]存储单元,用于将所述主程序指令存储于第一指令存储区和/或第二指令存储区;
[0039]输出单元,用于当满足预设条件时,执行所述主程序指令以输出对应的Cell信号。
[0040]可选的,确定单元包括:
[0041]第一确定模块,用于当所述指令代码为00时,确定的指令功能为将16bit幅度参数赋值给DAC转换器,再由DAC将赋值参数转换为对应的模拟电压信号。
[0042]可选的,确定单元包括:
[0043]第二确定模块,用于当所述指令代码为01时,确定的指令功能为将16本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种数据处理方法,其特征在于,所述方法应用于Cell信号发生器,所述Cell信号发生器包括简单处理器,所述简单处理器包括译码执行单元和指令存储区,所述指令存储区包括2K x 18bit结构的第一指令存储区、第二指令存储区以及第三指令存储区,所述第一指令存储区和第二指令存储区用于存储主程序指令,所述第三指令存储区用于存储可调用程序指令,所述数据处理方法包括:所述译码执行单元接收指令代码,所述指令代码为2bit;所述译码执行单元根据所述指令代码确定对应的指令功能;所述译码执行单元根据所述指令功能生成对应的主程序指令;所述译码执行单元将所述主程序指令存储于第一指令存储区和/或第二指令存储区;当满足预设条件时,所述译码执行单元执行所述主程序指令以输出对应的Cell信号。2.根据权利要求1所述的方法,其特征在于,所述译码执行单元根据所述指令代码确定对应的指令功能包括:当所述指令代码为00时,所述译码执行单元确定的指令功能为将16bit幅度参数赋值给DAC转换器,再由DAC将赋值参数转换为对应的模拟电压信号。3.根据权利要求1所述的方法,其特征在于,所述译码执行单元根据所述指令代码确定对应的指令功能包括:当所述指令代码为01时,所述译码执行单元确定的指令功能为将16bit延迟参数赋值给延迟计数器,每个处理器周期延迟计数器减1,直至延迟计数器为零时跳转到下一条指令。4.根据权利要求1所述的方法,其特征在于,所述译码执行单元根据所述指令代码确定对应的指令功能包括:当所述指令代码为10时,所述译码执行单元确定的指令功能为获取跳转参数,根据所述跳转参数跳转到指定地址并执行对应操作。5.根据权利要求4所述的方法,其特征在于,所述获取跳转参数,根据所述跳转参数跳转到指定地址并执行对应操作包括:获取第一跳转参数、第二跳转参数以及目的地址;当所述第一跳转参数为00时,若第二跳转参数中的NOP为有效数据,忽略执行本指令;当所述第一跳转参数为00时,若第二跳转参数中的CHG为有效数据,在所述第一指令存储区和第二指令存储区之间跳转至所述目的地址;当所述第一跳转参数为00时,若第二跳转参数中的C_Seg为有效数据,从所述第一指令存储区或第二指令存储区跳转至第三指令存储区中的所述目的地址。6.根据权利要求5所述的方法,其特征在于...

【专利技术属性】
技术研发人员:徐大鹏谢开周维
申请(专利权)人:长沙精智达电子技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1