一种针对FPGA的正弦调频信号生成方法及设备技术

本申请公开了一种针对FPGA的正弦调频信号生成方法及设备，属于电数据处理技术领域，用于解决在满足信号指标要求时，消耗过多的硬件资源的问题，方法包括：对输入频率控制字位宽进行截位分离，得到高位数据以及低位数据；在第一级DDS中，通过DDS1模块生成高位数据的第一正弦信号以及第一余弦信号，以及通过DDS2模块生成低位数据的第二正弦信号以及第二余弦信号；根据三角函数积化和差公式，对第一正弦信号、第一余弦信号、第二正弦信号以及第二余弦信号进行处理，得到调制正弦波信号；根据调制正弦波信号与第二级DDS，生成正弦调频信号。实现在满足信号指标要求时，无需消耗大量的硬件资源。的硬件资源。的硬件资源。

【技术实现步骤摘要】
一种针对FPGA的正弦调频信号生成方法及设备


[0001]本申请涉及电数据处理
，尤其涉及一种针对FPGA的正弦调频信号生成方法及设备。

技术介绍

[0002]正弦调频信号作为一种经典的非线性调频技术，在信号处理领域（比如雷达信号处理领域）起着十分重要的作用。目前使用的正弦调频信号模拟方法有以下两种：信号数据回放与级联两组直接数字频率合成模块（Digital Signal Frequency Synthesis，DDS）。
[0003]对于信号数据回放，其基本实现方式为：将预先设计好的正弦调频信号离散化，以数据表的形式存储在设备中，在生成信号时调用存储的数据进行各种操作。这种实现方法需要占用大量的硬件资源。
[0004]对于级联两组DDS，其基本实现方式为：在第一级DDS中产生正弦调制信号，与调频系数相乘后，将其作为频率控制数据输出给第二级DDS，最终产生频率变化曲线与第一级DDS正弦波相同，信号带宽受调频系数控制的正弦调频信号。相比于信号数据回放的方式，这样产生的正弦调频信号虽然增强了灵活性，但同样存在着信号质量与消耗资源相矛盾的问题，即要求信号的精度越高，消耗FPGA的资源越多。
[0005]综上所述，上述模拟方法导致在满足信号指标要求时，消耗过多的硬件资源。

技术实现思路

[0006]本申请实施例提供一种针对FPGA的正弦调频信号生成方法及设备，用于解决在满足信号指标要求时，消耗过多的硬件资源的问题。
[0007]本申请实施例采用下述技术方案：一方面，本申请实施例提供了一种针对FPGA的正弦调频信号生成方法，该方法包括：FPGA对输入频率控制字位宽进行截位分离，得到高位数据以及低位数据；将所述高位数据与所述低位数据分别输入至第一级DDS；在所述第一级DDS中，通过DDS1模块生成所述高位数据对应的第一正弦信号以及第一余弦信号，以及通过DDS2模块生成所述低位数据对应的第二正弦信号以及第二余弦信号；在所述第一级DDS中，根据预先构建的三角函数积化和差公式，对所述第一正弦信号、第一余弦信号、所述第二正弦信号以及第二余弦信号进行处理，得到调制正弦波信号；根据所述调制正弦波信号与第二级DDS，生成正弦调频信号。
[0008]一个示例中，所述将所述高位数据与所述低位数据分别输入至第一级DDS之前，所述方法还包括：根据所述高位数据，确定所述DDS1模块的第一频率控制字位宽；以及根据所述低位数据，确定所述DDS2模块的第二频率控制字位宽；以及根据所述输入频率控制字位宽，确定所述第二级DDS的第三频率控制字位宽；根据所述第三频率控制字位宽，确定高位相位累加值位宽与所述第一频率控制字位宽之间的第一倍数关系，以及确定低位相位累加值位宽与所述第二频率控制字位宽之间的第二倍数关系。
[0009]一个示例中，所述通过DDS1模块生成所述高位数据对应的第一正弦信号以及第一
余弦信号，具体包括：在所述DDS1模块中，对所述高位数据进行累加，得到所述高位数据的高位相位累加值，截取所述高位相位累加值的高若干位；将所述高位相位累加值的高若干位作为DDS1模块正弦波数据表的地址，以生成所述高位数据对应的第一正弦信号以及第一余弦信号。
[0010]一个示例中，所述通过DDS2模块生成所述低位数据对应的第二正弦信号以及第二余弦信号，具体包括：在所述DDS2模块中，对所述低位数据进行累加，得到所述低位数据的低位相位累加值，截取所述低位相位累加值的高若干位；将所述低位相位累加值的高若干位作为DDS2模块正弦波数据表的地址，以生成所述低位数据对应的第二正弦信号以及第二余弦信号。
[0011]一个示例中，所述方法还包括若所述输入频率控制字位宽为2n位，则确定所述高位数据的位宽为n位，以及所述低位数据的位宽为n位；其中，n为正整数；根据所述高位数据，确定所述DDS1模块的第一频率控制字位宽为n位；以及根据所述低位数据，确定所述DDS2模块的第二频率控制字位宽为n位；以及根据所述输入频率控制字位宽，确定所述第二级DDS的第三频率控制字位宽为2n位；根据所述第三频率控制字位宽，确定所述高位相位累加值位宽与所述第一频率控制字位宽之间的第一倍数关系为1倍；以及确定所述低位相位累加值位宽为所述第二频率控制字位宽的2倍。
[0012]一个示例中，所述根据预先构建的三角函数积化和差公式，对所述第一正弦信号、第一余弦信号、所述第二正弦信号以及第二余弦信号进行处理，得到调制正弦波信号，具体包括：计算所述第二余弦信号与所述第一余弦信号的第一相乘信号，以及计算所述第二正弦信号与所述第一正弦信号的第二相乘信号；将所述第一相乘信号减去所述第二相乘信号，得到调制正弦波信号。
[0013]一个示例中，所述根据预先构建的三角函数积化和差公式，对所述第一正弦信号、第一余弦信号、所述第二正弦信号以及第二余弦信号进行处理，得到调制正弦波信号，具体包括：计算所述第二正弦信号与所述第一余弦信号的第三相乘信号，以及计算所述第二余弦信号与所述第一正弦信号的第四相乘信号；对所述第三相乘信号与所述第四相乘信号进行求和，得到调制正弦波信号。
[0014]一个示例中，所述根据预先构建的三角函数积化和差公式，对所述第一正弦信号、第一余弦信号、所述第二正弦信号以及第二余弦信号进行处理，得到调制正弦波信号之前，所述方法还包括：确定三角函数积化和差公式如下：所述方法还包括：确定三角函数积化和差公式如下：其中，以及为调制正弦波信号，表示第一正弦信号，表示第一余弦信号，表示第二正弦信号，表示第二余弦信号。
[0015]一个示例中，所述根据所述调制正弦波信号与第二级DDS，生成正弦调频信号，具体包括：将所述调制正弦波信号与预设调频系数进行相乘，对相乘的调制正弦波信号进行截位，将截位的调制正弦波信号输出至第二级DDS；在第二级DDS中，对所述截位的调制正弦波信号进行累加，得到调制正弦波信号累加值；截取所述调制正弦波信号累加值的高若干位，将所述调制正弦波信号累加值的高若干位作为第二级DDS正弦波数据表的地址，以生成
所述正弦调频信号。
[0016]另一方面，本申请实施例提供了一种针对FPGA的正弦调频信号生成设备，应用于FPGA，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够：对输入频率控制字位宽进行截位分离，得到高位数据以及低位数据；将所述高位数据与所述低位数据分别输入至第一级DDS；在所述第一级DDS中，通过DDS1模块生成所述高位数据对应的第一正弦信号以及第一余弦信号，以及通过DDS2模块生成所述低位数据对应的第二正弦信号以及第二余弦信号；在所述第一级DDS中，根据预先构建的三角函数积化和差公式，对所述第一正弦信号、第一余弦信号、所述第二正弦信号以及第二余弦信号进行处理，得到调制正弦波信号；根据所述调制正弦波信号与第二级DDS，生成正弦调频信号。
[0017]本申请实施例采用的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种针对FPGA的正弦调频信号生成方法，其特征在于，所述方法包括：FPGA对输入频率控制字位宽进行截位分离，得到高位数据以及低位数据；将所述高位数据与所述低位数据分别输入至第一级DDS；在所述第一级DDS中，通过DDS1模块生成所述高位数据对应的第一正弦信号以及第一余弦信号，以及通过DDS2模块生成所述低位数据对应的第二正弦信号以及第二余弦信号；在所述第一级DDS中，根据预先构建的三角函数积化和差公式，对所述第一正弦信号、第一余弦信号、所述第二正弦信号以及第二余弦信号进行处理，得到调制正弦波信号；根据所述调制正弦波信号与第二级DDS，生成正弦调频信号。2.根据权利要求1所述的方法，其特征在于，所述将所述高位数据与所述低位数据分别输入至第一级DDS之前，所述方法还包括：根据所述高位数据，确定所述DDS1模块的第一频率控制字位宽；以及根据所述低位数据，确定所述DDS2模块的第二频率控制字位宽；以及根据所述输入频率控制字位宽，确定所述第二级DDS的第三频率控制字位宽；根据所述第三频率控制字位宽，确定高位相位累加值位宽与所述第一频率控制字位宽之间的第一倍数关系，以及确定低位相位累加值位宽与所述第二频率控制字位宽之间的第二倍数关系。3.根据权利要求2所述的方法，其特征在于，所述通过DDS1模块生成所述高位数据对应的第一正弦信号以及第一余弦信号，具体包括：在所述DDS1模块中，对所述高位数据进行累加，得到所述高位数据的高位相位累加值，截取所述高位相位累加值的高若干位；将所述高位相位累加值的高若干位作为DDS1模块正弦波数据表的地址，以生成所述高位数据对应的第一正弦信号以及第一余弦信号。4.根据权利要求2所述的方法，其特征在于，所述通过DDS2模块生成所述低位数据对应的第二正弦信号以及第二余弦信号，具体包括：在所述DDS2模块中，对所述低位数据进行累加，得到所述低位数据的低位相位累加值，截取所述低位相位累加值的高若干位；将所述低位相位累加值的高若干位作为DDS2模块正弦波数据表的地址，以生成所述低位数据对应的第二正弦信号以及第二余弦信号。5.根据权利要求2所述的方法，其特征在于，所述方法还包括：若所述输入频率控制字位宽为2n位，则确定所述高位数据的位宽为n位，以及所述低位数据的位宽为n位；其中，n为正整数；根据所述高位数据，确定所述DDS1模块的第一频率控制字位宽为n位；以及根据所述低位数据，确定所述DDS2模块的第二频率控制字位宽为n位；以及根据所述输入频率控制字位宽，确定所述第二级DDS的第三频率控制字位宽为2n位；根据所述第三频率控制字位宽，确定所述高位相位累加值位宽与所述第一频率控制字位宽之间的第一倍数关系为1倍；以及确定所述低位相位累加值位宽为所述第二频率控制字位宽...

【专利技术属性】
技术研发人员：白博文，王涛，朱剑平，
申请(专利权)人：北京中科睿信科技有限公司，
类型：发明
国别省市：