一种可永久性自毁的ATD电路模块制造技术

本发明专利技术涉及一种可永久性自毁的ATD电路模块，属于芯片数据安全技术领域。ATD电路模块集成于SRAM芯片内部，包括异常检测单元、升压供能单元和ATD逻辑单元。其中，异常检测单元用于检测SRAM芯片受到的威胁操作；升压供能单元作为异常检测单元和ATD逻辑单元的备份电源，并为ATD逻辑单元提供高电压信号；ATD逻辑单元含有电子熔断器，能在接收到高电压信号后熔断，使ATD逻辑单元彻底丧失工作能力。本发明专利技术能够在检测到SRAM遭受威胁操作后，对SRAM芯片进行永久性自毁，提高SRAM内部数据的安全性。提高SRAM内部数据的安全性。提高SRAM内部数据的安全性。

【技术实现步骤摘要】
一种可永久性自毁的ATD电路模块


[0001]本专利技术属于芯片数据安全
，尤其涉及一种可永久性自毁的ATD电路模块。

技术介绍

[0002]目前大容量SRAM芯片的内部采用了ATD(Address Translate Detector,地址转换监控电路)模块作为“接口”控制模块，负责SRAM内部数据写入读出功能。
[0003]为了保护数据安全，防止非法读取芯片数据，一种方法是令SRAM芯片在检测到未授权的非法访问后，切断SRAM的电源以避免攻击者窃取数据。
[0004]但由于现有的SRAM芯片技术存在数据残留问题，从而可以通过老化压印的方法部分恢复掉电前存储的信息，这是因为SRAM存储单元阵列中某一存储单元长期存储固定数据时，对称的两个MOS管将发生不同程度的BTI(Bias Temperature Instability,偏置温度不稳定性)老化效应，产生永久性阈值电压失配，导致该单元上电后有一定概率(约10％～20％)读出与原存储数值相反的上电初值，用户的使用痕迹无形中通过这种物理层面的方式被记录下来。因此切断SRAM电源的方法仍然存在数据被读取出来的安全隐患。
[0005]保护芯片数据安全的另一种方法是在SRAM芯片中设置防攻击检测与控制电路和自建电源单元，当防攻击检测与控制电路检测到威胁后对SRAM中的数据进行擦除或改写操作，但这种方法的缺点是芯片电路系统较为复杂，控制信号多，且由于使用额外的电源单元，导致面积开销和功耗较大。同时，在SRAM长时间待机后，防攻击检测与控制电路会失去检测作用。
[0006]为预防数据被非法从SRAM芯片中读取，目前还有一种对芯片进行安全加固的技术，主要是针对防老化压印的问题，增加每个存储单元晶体管的使用数量，但由此一来，同时增加了SRAM芯片的信号端口，消耗大量的芯片面积与功耗，芯片制造成本也会增加。

技术实现思路

[0007]鉴于以上现有技术的不足，本专利技术旨在提供一种可永久性自毁的ATD电路模块，从SRAM芯片内部的ATD模块入手，通过提供一种具有自毁功能的ATD电路模块，提高了SRAM芯片的数据安全性，同时解决了现有具有安全加固功能的芯片的功耗开销大、制造成本高的问题。
[0008]一种可永久性自毁的ATD电路模块，包括：异常检测单元、升压供能单元和ATD逻辑单元；其中，
[0009]所述异常检测单元，在检测到SRAM芯片受到攻击时的异常信号后，向所述升压供能单元提供使能信号；
[0010]所述升压供能单元，为所述异常检测模块和ATD逻辑模块提供备用电源，在接收到所述使能信号后，输出高电压信号至所述ATD逻辑模块；
[0011]所述ATD逻辑单元，用于产生ATD数字脉冲信号，其在接收到所述高电压信号后，令所述ATD数字脉冲信号失效。
[0012]进一步地，所述异常信号包括芯片内部异常的电压波动、电流波动、温度波动和/或访问信号波动。
[0013]进一步地，所述升压供能单元包括电荷泵，该电荷泵用于产生所述高电压信号。
[0014]进一步地，所述升压供能单元包括电容，所述电容与电源端口电连接，所述电容作为异常检测单元和ATD逻辑单元的所述备用电源。
[0015]进一步地，所述令ATD数字脉冲信号失效包括令ATD数字脉冲信号的脉宽变窄、消失或为固定电平。
[0016]进一步地，所述ATD逻辑单元包括电子熔断器、弱上拉电路和至少一个强下拉电路以及；其中，所述电子熔断器位于所述弱上拉电路和所述至少一个强下拉电路之间，或者，所述电子熔断器位于所述ATD数字脉冲信号的产生与输出端。
[0017]进一步地，所述弱上拉电路为PMOS晶体管电路；所述PMOS晶体管的栅极与片选信号连接，所述片选信号连接SRAM芯片内部的读写逻辑控制电路；所述PMOS晶体管的源极接电源；所述PMOS晶体管的漏极连接电子熔断器的第一端或所述强下拉电路的公共源极。
[0018]进一步地，所述强下拉电路为多个NMOS晶体管电路；所述多个NMOS晶体管的栅极分别连接SRAM芯片内部的地址信号线；所述多个NMOS晶体管的公共漏极接地；所述多个NMOS晶体管的公共源极连接电子熔断器的第二端或所述PMOS晶体管的漏极。
[0019]进一步地，所述电子熔断器还具有用于接收所述高电压信号的第三端。
[0020]进一步地，一种包括可永久性自毁的ATD电路模块的SRAM芯片。
[0021]本专利技术有益效果如下：
[0022]因非法读取SRAM芯片内部数据时也需要使用ATD电路模块作为读取数据的“接口”，本专利技术在芯片内设置具有自毁功能的ATD电路模块，当芯片受到非法读取时内部存储阵列的“接口”自动破坏，使得攻击者无法从芯片中读取数据，提高了SRAM芯片整体的安全性；该专利技术结构简单，且具有永久性数据销毁的功能，同时解决了具有安全加固功能的传统SRAM芯片功耗开销大、芯片制造成本高的问题。
附图说明
[0023]附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。显而易见地，下面描述中的附图仅仅是本专利技术实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
[0024]图1为本专利技术一个实施例提供的可永久性自毁的ATD电路模块的结构图；
[0025]图2为本专利技术一个实施例提供的可永久性自毁的ATD电路模块的ATD逻辑单元原理图一；
[0026]图3为本专利技术一个实施例提供的可永久性自毁的ATD电路模块的ATD逻辑单元原理图二；
[0027]图4为本专利技术一个实施例提供的可永久性自毁的ATD电路模块的电压波动威胁的时序图；
[0028]图5为本专利技术一个实施例提供的含有可永久性自毁的ATD电路模块的SRAM芯片原理图。
[0029]附图标记
[0030]1，异常检测单元；2，升压供能单元；3，ATD逻辑单元。
具体实施方式
[0031]为了使本领域的人员更好地理解本专利技术实施例中的技术方案，下面结合附图来具体描述本专利技术的优选实施例，其中，附图构成本申请一部分，并与本专利技术的实施例一起用于描述本专利技术的原理，但是应该理解，这些描述只是示例性的，并非用于限定本专利技术的范围。显然，所描述的实施例仅是本专利技术实施例一部分实施例，而不是全部的实施例。基于本专利技术的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0032]此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术公开的概念。在不冲突的情况下，下述的实施例及实施例中的特征可以相互结合。
[0033]专利技术实施例
[0034]传统SRAM芯片(静态随机数据存储器)是采用全局静态的设计方式，由地址跳变等控制信号来启动对存储器的操作，不需要其它专用的控制单元，导致其中任何一个输入信号如数据或者地址总线等的跳变均会依次通过后续的电路，因此全静本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可永久性自毁的ATD电路模块，其特征在于，包括：异常检测单元、升压供能单元和ATD逻辑单元；其中，所述异常检测单元，在检测到SRAM芯片受到攻击时的异常信号后，向所述升压供能单元提供使能信号；所述升压供能单元，为所述异常检测模块和ATD逻辑模块提供备用电源，在接收到所述使能信号后，输出高电压信号至所述ATD逻辑模块；所述ATD逻辑单元，用于产生ATD数字脉冲信号，其在接收到所述高电压信号后，令所述ATD数字脉冲信号失效。2.根据权利要求1所述的一种可永久性自毁的ATD电路模块，其特征在于，所述异常信号包括芯片内部异常的电压波动、电流波动、温度波动和/或访问信号波动。3.根据权利要求2所述的一种可永久性自毁的ATD电路模块，其特征在于，所述升压供能单元包括电荷泵，该电荷泵用于产生所述高电压信号。4.根据权利要求3所述的一种可永久性自毁的ATD电路模块，其特征在于，所述升压供能单元包括电容，所述电容与电源端口电连接，所述电容作为异常检测单元和ATD逻辑单元的所述备用电源。5.根据权利要求4所述的一种可永久性自毁的ATD电路模块，其特征在于，所述令ATD数字脉冲信号失效包括令ATD数字脉冲信号的脉宽变窄、消失或为固定电平。6.根据权利要求5所述的一种可永久性自...

【专利技术属性】
技术研发人员：苏泽鑫，李博，宿晓慧，王磊，卜建辉，赵发展，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：